Trying to learn how to translate from the human translation examples.
From professional translators, enterprises, web pages and freely available translation repositories.
sa1 bis sa4 und sb1 bis sb3 sind erzeugnisgruppen.
à sa6 et sb1 à sb3 correspondent à des groupes de produits.
Last Update: 2014-11-15
Usage Frequency: 1
Quality:
sb3.andere lange producten | 593795 |
sb3.autres produits longs | 593795 |
Last Update: 2010-09-10
Usage Frequency: 2
Quality:
sa1 bis sa6 und sb1 bis sb3 stellen erzeugnisgruppen dar.
à sa6 et sb1 à sb3 correspondent à des groupes de produits.
Last Update: 2014-11-18
Usage Frequency: 1
Quality:
sa1 t/m sa6 en sb1 t/m sb3 zijn productgroepen.
sa1 à sa6 et sb1 à sb3 correspondent à des groupes de produits.
Last Update: 2010-09-10
Usage Frequency: 2
Quality:
sa1, sa2, sa3, sb1, sb2 und sb3 stellen „erzeugnisgruppen“ dar.
sa1, sa2, sa3, sb1, sb2 et sb3 correspondent aux «groupes de produits».
Last Update: 2014-11-18
Usage Frequency: 1
Quality:
aktiver oder passiver busteilnehmer mit mitteln zum erzeugen eines meldesignals (sr), welches dominante und rezessive zustände aufweist und welches einem gerade auf einen speicherbereich (sb1, sb2, sb3, sb4) dieses busteilnehmers (sp1, sp2) zugreifenden busteilnehmer (mp1, mp2) anzeigt, ob daten in den speicherbereich (sb1, sb2, sb3, sb4) eingeschrieben werden, wobei außerhalb eines zugriffszyklus das meldesignal (sr) einen dominanten zustand aufweist und während eines zugriffszyklus das meldesignal (sr) einen dominanten zustand aufweist, falls die daten noch nicht in den speicherbereich (sb1, sb2, sb3, sb4) eingeschrieben sind.
utilisateur actif ou passif de bus comportant des moyens pour produire un signal d'état (sr), qui présente des états dominants et récessifs et qui indique à un utilisateur de bus (mp1, mp2) accédant justement à une zone de mémoire (sb1, sb2, sb3, sb4) de cet utilisateur de bus (sp1, sp2) si des données sont écrites dans la zone de mémoire (sb1, sb2, sb3, sb4), sachant que en dehors d'un cycle d'accès, le signal d'état (sr) présente un état dominant, et pendant un cycle d'accès, le signal d'état (sr) présente un état dominant si les données ne sont pas encore écrites dans la zone de mémoire (sb1, sb2, sb3, sb4).
Last Update: 2014-12-03
Usage Frequency: 1
Quality: