Sie suchten nach: verrouillaient (Französisch - Englisch)

Computer-Übersetzung

Versucht aus den Beispielen menschlicher Übersetzungen das Übersetzen zu lernen.

French

English

Info

French

verrouillaient

English

 

von: Maschinelle Übersetzung
Bessere Übersetzung vorschlagen
Qualität:

Menschliche Beiträge

Von professionellen Übersetzern, Unternehmen, Websites und kostenlos verfügbaren Übersetzungsdatenbanken.

Übersetzung hinzufügen

Französisch

Englisch

Info

Französisch

ils/elles ne verrouillaient pas

Englisch

they have not had

Letzte Aktualisierung: 2018-02-13
Nutzungshäufigkeit: 1
Qualität:

Französisch

cette situation pourrait être évitée si les propriétaires des véhicules verrouillaient et emportaient la clé!

Englisch

this is an entirely preventable situation if vehicle owners would lock it & pocket the key!

Letzte Aktualisierung: 2018-02-13
Nutzungshäufigkeit: 1
Qualität:

Warnung: Enthält unsichtbare HTML-Formatierung

Französisch

dès qu’ils avaient complété une page, ils la verrouillaient dans un cadre en métal et l’enduisaient d’encre.

Englisch

once a page was completed, it was firmly locked into a metal frame and dabbed with ink.

Letzte Aktualisierung: 2015-05-14
Nutzungshäufigkeit: 1
Qualität:

Französisch

les propriétaires verrouillaient les portes de l'extérieur parce qu'ils craignaient que les travailleurs volent des sous-produits du poulet.

Englisch

the owners of this factory used to lock the doors from the outside because they were concerned factory workers were stealing chicken byproducts.

Letzte Aktualisierung: 2016-12-30
Nutzungshäufigkeit: 2
Qualität:

Französisch

renseignements pris, l'officier marinier gale a appris que dans la plupart des cas, les militaires affectés au gymnase ne verrouillaient pas l'équipement.

Englisch

after making enquiries, po gale was told that in most cases, members assigned to gym duty did not lock up the equipment.

Letzte Aktualisierung: 2015-05-14
Nutzungshäufigkeit: 1
Qualität:

Französisch

utilisation d'un synthétiseur de fréquence selon la revendication 1 dans un générateur de bruit de gauss, caractérisée en ce qu' elle comprend : une portion de génération d'onde sinusoïdale (21, 25) pour engendrer une pluralité d'ondes sinusoïdales avec leurs différentes fréquences ; et une portion de génération de bruit de gauss (64) pour ajouter et pour synthétiser une pluralité d'ondes sinusoïdales engendrées par la portion de génération d'onde sinusoïdale (21, 25), en engendrant ainsi un signal de bruit de gauss, dans lequel ladite portion de génération d'onde sinusoïdale (21, 25) comprend : une mémoire de forme d'onde (21) ayant des données d'amplitude d'une fonction périodique arbitraire qui inclut une fonction d'onde sinusoïdale stockée dans l'ordre des adresses à raison d'un cycle dans une région qui peut être spécifiée par un signal d'adresse à l-bits en délivrant ainsi des données d'amplitude stockées dans une adresse (phase) spécifiée par le signal d'adresse ; une mémoire de données de fréquence (61) qui stocke des données de fréquence b 1 à b w (k+l-1 bits) de la pluralité d'ondes sinusoïdales à l'avance dans l'ordre des adresses ; ne mémoire de données de coefficients (62) qui stocke des coefficients s 1 à s w à l'avance dans l'ordre des adresses ; un compteur d'adresse (63) composé de (w + 1) compteurs de notation pour lire des données dans l'ordre depuis la mémoire de données de fréquence (61) et la mémoire de données de coefficients (62), le compteur comptant un signal d'horloge ck' d'une fréquence qui est (w+1) fois une fréquence d'horloge "fc", et spécifiant une adresse de la mémoire de données de fréquence (61) et de la mémoire de données de coefficients (62) en accord avec une sortie de comptage jusqu'à ce que le signal d'horloge ck' ait été entré par une à w horloges, grâce à quoi les données de fréquence b 1 à bw et le coefficient s 1 à sw sont lus un par un en synchronisme avec le signal d'horloge ck', le compteur délivrant un signal d'horloge ck par une horloge lorsqu'on entre une horloge w+1 ; un compteur (24) pour compter le signal d'horloge ck délivré depuis le compteur d'adresse (63) ; un circuit de multiplication/quantification (25) dans lequel est entrée une sortie de comptage n à k-bits fournie par le compteur, le circuit de multiplication/quantification (25) exécutant une multiplication et une quantification entre là sortie de comptage n du compteur et les données de fréquence b 1 à b w de k+l-1 bits délivrées en séquence depuis la mémoire de données de fréquence, grâce à quoi des données quantifiées à l-bits q 1 à q w se rapportant à la même sortie de décompte n sont délivrées en séquence à titre de signal d'adresse vers la mémoire de forme d'onde (21) ; un multiplicateur (51) pour entrer un signal d'adresse depuis le circuit de multiplication/quantification (25) vers la mémoire de forme d'onde (21), et pour entrer en séquence des données d'amplitude d 1 à d w spécifiées par les données quantifiées q 1 à q w lues depuis la mémoire de forme d'onde (21) en synchronisme avec le signal d'horloge ck', multipliant ainsi chacune des données d'amplitude d 1 à d w par un coefficient respectif parmi les coefficients s 1 à s w lus en séquence depuis la mémoire de données de coefficients (62) en synchronisme avec le signal d'horloge ck' ; une unité d'addition (64) à laquelle sont séquentiellement entrés les résultats de multiplication s 1 •b 1 à s w •b w fournis par le multiplicateur ; un premier circuit de verrouillage (65) pour verrouiller une sortie provenant de l'unité d'addition (64) en synchronisme avec le signal d'horloge ck', et pour retourner le verrou vers l'unité d'addition (64) pour être ajouté aux résultats de multiplication s 1 •d 1 à s w •d w fournis par le multiplicateur (51) grâce à quoi, quand le résultat de comptage du compteur d'adresse (63) atteint w, une somme des résultats de multiplication s 1 •d 1 à s w •d w de chaque fréquence obtenue par rapport à l'un des résultats de comptage n du compteur (24) est stockée, le premier circuit de verrouillage remettant à zéro (65) le contenu stocké lors de la réception du signal d'horloge ck ; et un second circuit de verrouillage (66) pour verrouiller, quand le signal d'horloge ck est reçu, des données verrouillaient par le premier circuit de verrouillage, en délivrant ainsi les données verrouiller à titre de données de signal de bruit ng, et dans lequel le générateur de bruit de gauss, dans lequel après avoir généré des données d'amplitude d'une fréquence chaque fois que la valeur de comptage du compteur d'adresse (63) avance d'un pas égal à un, grâce à quoi la valeur de comptage du compteur d'adresse (63) avance d'un pas égal à w, w types de données d'amplitude sont obtenus un par un, les données de signal de bruit obtenues en ajoutant celles-ci sont délivrées, et on répète l'opération consistant à faire avancer la sortie de comptage n du compteur d'un pas égal à un, engendrant ainsi un signal de bruit de gauss.

Englisch

use of a frequency synthesizer of claim 1 in a gaussian noise generator, characterized by comprising: a sine wave generation portion (21, 25) for generating a plurality of sine waves with their different frequencies; and a gaussian noise generation portion (64) for adding and synthesizing a plurality of sine waves generated by the sine wave generation portion (21, 25), thereby generating a gaussian noise signal, wherein said sine wave generation portion (21, 25) comprises: a waveform memory (21) having amplitude data of an arbitrary periodic function that include a sine wave function stored in order of addresses by one cycle in a region that an be specified by an l-bit address signal, thereby outputting amplitude data stored in an address (phase) specified by the address signal; a frequency data memory (61) that stores frequency data b 1 to b w (k + l - 1 bits) of the plurality of sine waves in advance in order of addresses; a coefficient data memory (62) that stores coefficients s1 to sw in advance in order of addresses; an address counter (63) composed of (w+1) notation counters for reading out data in order from the frequency data memory (61) and the coefficient data memory (62), the counter counting a clock signal ck' of a frequency that is (w+1) times of a clock frequency 'fc', and specifying an address of the frequency data memory (61) and coefficient data memory (62) according to a count output until the clock signal ck' has been inputted by one to w clocks, whereby the frequency data b 1 to b w and the coefficient s 1 to s w are read out one by one in synchronism with the clock signal ck', the counter outputting a clock signal ck by one clock when a w+1 clock is inputted; a counter (24) for counting the clock signal ck outputted from the address counter (63); a multiplication / quantization circuit (25) in which k-bit count output n caused by the counter is inputted, the multiplication / quantization circuit (25) performing multiplication and quantization between the count output n of the counter and frequency data b 1 to b w of k + l - 1 bits sequentially outputted from the frequency data memory, whereby l-bit quantized data q 1 to q w relevant to the same count output n are sequentially outputted as an address signal to the waveform memory (21); a multiplier (51) for inputting an address signal from the multiplication / quantization circuit (25) to the waveform memory (21), and sequentially inputting amplitude data d 1 to d w specified by the quantized data q 1 to q w read out from the waveform memory (21) in synchronism with the clock signal ck', thereby multiplying each of the amplitude data d 1 to d w by a respective one of coefficients s 1 to s w sequentially read out from the coefficient data memory (62) in synchronism with the clock signal ck'; an adder (64) to which the multiplication results s 1 · d 1 to s w · d w caused by the multiplier are sequentially inputted; a first latch circuit (65) for latching an output from the adder (64) in synchronism with the clock signal ck', and returning the latch to the adder (64) to be add to the multiplication result s 1 · d 1 to s w · d w caused by the multiplier (51), whereby, when the count result of the address counter (63) reaches w, a sum of the multiplication results s 1 · d 1 to s w · d w of each frequency obtained with respect to one of the count results n of the counter (24) is stored, the first latch circuit resetting (65) the storage contents upon receipt of the clock signal ck; and a second latch circuit (66) for, when the clock signal ck is received, latching data latched by the first latch circuit, thereby outputting the latch data as noise signal data ng, and wherein the gaussian noise generator in which, after amplitude data of one frequency is generated every time the count value of the address counter (63) advances stepwise by one, whereby the count value of the address counter (63) advances stepwise by w, w types of amplitude data are obtained one by one, noise signal data obtained by adding these is outputted, and an operation that the count output n of the counter advances stepwise by one is repeated, thereby generating a gaussian noise signal.

Letzte Aktualisierung: 2014-12-04
Nutzungshäufigkeit: 2
Qualität:

Warnung: Enthält unsichtbare HTML-Formatierung

Eine bessere Übersetzung mit
7,747,138,973 menschlichen Beiträgen

Benutzer bitten jetzt um Hilfe:



Wir verwenden Cookies zur Verbesserung Ihrer Erfahrung. Wenn Sie den Besuch dieser Website fortsetzen, erklären Sie sich mit der Verwendung von Cookies einverstanden. Erfahren Sie mehr. OK