Ask Google

Results for koi de n9 translation from French to English

Human contributions

From professional translators, enterprises, web pages and freely available translation repositories.

Add a translation

French

English

Info

French

koi de neuf

English

Koi's new

Last Update: 2013-02-06
Usage Frequency: 1
Quality:

French

Lors de cet événement, quantité de beaux poissons rouges, de Koi, de Discus et autres poissons d’ornement étaient présentés ainsi que du matériel.

English

At the Aquaria many beautiful goldfish, Koi, discus and other ornamental fishes were displayed and accessories.

Last Update: 2018-02-13
Usage Frequency: 1
Quality:

French

Koi de neuf depuis Steinach? Ben on est en Suisse!!! On se rapproche doucement et on a fini avec l’Autriche. Enfin pour moi c’est un grand moment car j’en avais ras-le-bol de ces glaciers autrichiens infaisables, ce temps pourri…

English

What's up from Steinach? We are in Switzerland! It slowly moves closer to the end and we are done with Austria. Finally for me it is a great time because I was tired of the Austrian glaciers infeasible, the weather ...

Last Update: 2018-02-13
Usage Frequency: 1
Quality:

French

Une méta-analyse qui combinait les données provenant de plusieurs études en est arrivée à la conclusion que le N-9 peut protéger contre la gonorrhée et la chlamydiose11, mais un essai comparatif randomisé récent a permis de découvrir que le gel de N9 ne protégeait pas contre la gonorrhée ni la chlamydiose12.

English

One trial found no significant protection but a higher incidence of genital ulcers in the N-9 group compared with the control group,15 and another trial found increased HIV infections in the N-9 group compared with the control group, though this difference was not statistically significant.

Last Update: 2015-05-14
Usage Frequency: 1
Quality:

French

Dispositif destiné à la conversion, à l'aide d'informations de conversion, d'adresses de zones de mémoire (AD0..m), formées par un dispositif commandé par processeur, en signaux de commande des mémoires (sas) adaptés à la structure et à la capacité d'une mémoire (SP), dans lequel la mémoire (SP) est formée par des modules de mémoire (SM), ayant des capacités de mémoire (K1, 4) uniformes et/ou différentes les unes des autres, lesquels sont insérés chacun dans une zone physique d'insertion (EB1..4) de la mémoire (SP), la mémoire (SP) comprenant, au moins, deux zones d'insertion (EB1..4), dans lequel des conducteurs de capacité et des conducteurs de présence (SZ, VL), par l'intermédiaire desquels sont transmises des informations de configuration (koi) de toutes les zones d'insertion (EB1..4) correspondant, dans chaque cas, à chaque module de mémoire (SM) inséré et indiquant la capacité de mémoire (K1, 4) de chaque module de mémoire (SM) inséré, et, indiquant la présence de modules de mémoire (SM) insérés, sont raccordés à un étage de translation (VS1) et dans lequel l'étage de translation (VS1) est conçu de telle sorte que, à partir des informations de capacité (ki) et des informations de configuration (koi) détectées, on déduit, en fonction des informations de configuration (koi) détectées, des informations logiques de capacité (lki), indiquant l'espace adresse virtuel, et des informations logiques de configuration (lkoi), indiquant la configuration virtuelle de la mémoire (SP), les informations de conversion représentant les informations logiques de capacité, en commun avec les informations de configuration (lki, lkoi), apparaissant, dans chaque cas, à une sortie (A1, 2) de l'étage de translation (VS1) et un dispositif de conversion (KVE) étant prévu pour déduire les signaux de commande des mémoires (sas) à l'aide des informations de conversion.

English

Arrangement for converting memory area addresses (AD0..m) formed by a processor-controlled device into memory selection signals (sas) which are coordinated with a structure and storage capacity of a memory (SP), on the basis of conversion information items, in which the memory (SP) is formed by memory modules (SM) which have uniform and/or different storage capacities (K1,4) and are each inserted into a physical insertion region (EB1..4) of the memory (SP), the memory (SP) comprising at least two insertion regions (EB1..4), in which capacity and presence lines (SZ,VL), via which capacity information items (ki), assigned to each inserted memory module (SM) and indicating the storage capacity (K1,4) of the respective inserted memory modules (SM), and configuration information items (koi), indicating the presence of inserted memory modules (SM), of all the insertion regions (EB1..4) are communicated in each case, are connected to a shifting stage (VS1), and in which the shifting stage (VS1) is configured in such a way that logical capacity information items (lki) indicating the address space as a function of the acquired configuration information items (koi) and logical configuration information items (lkoi) indicating the virtual configuration of the memory (SP) are derived from the acquired capacity information items (ki) and the configuration information items (koi), the conversion information items representing the logical capacity together with the configuration information items (lki,lkoi) being present at in each case one output (A1,2) of the shifting stage (VS1), and provision being made of a conversion device (KVE) for deriving the memory selection signals (sas) on the basis of the conversion information items.

Last Update: 2014-12-04
Usage Frequency: 2
Quality:

French

Procédé destiné à la conversion, à l'aide d'informations de conversion, d'adresses de zones de mémoire (AD0..m), formées par un dispositif commandé par processeur, en signaux de commande des mémoires (sas) adaptés à la structure et à la capacité d'une mémoire (SP), dans lequel la mémoire (SP) est formée par des modules de mémoire (SM), ayant des capacités de mémoire (K1, 4) uniformes et/ou différentes les unes des autres, lesquels sont insérés chacun dans une zone physique d'insertion (EB1..4) de la mémoire (SP), la mémoire (SP) comprenant, au moins, deux zones d'insertion (EB1..4), dans lequel on détecte des informations de capacité (ki), correspondant à chaque module de mémoire (SM) inséré et indiquant la capacité de mémoire (K1, 4) de chaque module de mémoire (SM) inséré, et des informations de configuration (koi) de toutes les zones d'insertion (EB1..4), indiquant la présence de modules de mémoire (SM) insérés, et dans lequel, à partir des informations de capacité (ki) et des informations de configuration (koi) détectées, on déduit, en fonction des informations de configuration (koi) détectées, des informations logiques de capacité (Iki), indiquant l'espace adresse virtuel, et des informations logiques de configuration (Ikoi), indiquant la configuration virtuelle de la mémoire (SP), les informations logiques de capacité représentant, en commun avec les informations de configuration (Iki, Ikoi), les informations de conversion, à l'aide desquelles les signaux de commande des mémoires (sas) sont déduits.

English

Method for converting memory area addresses (AD0..m) formed by a processor-controlled device into memory selection signals (sas) which are coordinated with a structure and storage capacity of a memory (SP), on the basis of conversion information items, in which the memory (SP) is formed by memory modules (SM) which have uniform and/or different storage capacities (K1,4) and are each inserted into a physical insertion region (EB1..4) of the memory (SP), the memory (SP) comprising at least two insertion regions (EP1..4), in which capacity information items (ki), assigned to each inserted memory module (SM) and indicating the storage capacity (K1,4) of the respective inserted memory modules (SM), and configuration information items (koi), indicating the presence of inserted memory modules (SM), of all the insertion regions (EB1..4) are acquired in each case, and in which logical capacity information items (lki) indicating the address space as a function of the acquired configuration information items (koi) and logical configuration information items (lkoi) indicating the virtual configuration of the memory (SP) are derived from the acquired capacity information items (ki) and the configuration information items (koi), the logical capacity together with the configuration information items (lki,lkoi) representing the conversion information items on the basis of which the memory selection signals (SAS) are derived.

Last Update: 2014-12-04
Usage Frequency: 2
Quality:

French

la présente invention porte sur un procédé pour la synthèse de n9-(3,5-dichloro -4-pyridyl) -6-difluorométhoxybenzo [ 4,5 ] furo [ 3,2-c ] pyridine -9-carboxamide et sur leurs sels, qui sont utiles comme inhibiteurs de PDE4

English

the present invention relates to a process for the synthesis of n9-(3,5-dichloro -4-pyridyl) -6-difluoromethoxybenzo [ 4,5 ] furo [ 3,2-c ] pyridine -9-carboxamide and salts thereof which are useful as a PDE4 inhibitor

Last Update: 2011-07-27
Usage Frequency: 1
Quality:

French

procédé pour la synthèse de n9-(3,5-dichloro -4-pyridyl) -6-difluorométhoxybenzo furo pyridine -9-carboxamide et leurs sels

English

process for the synthesis of n9-(3,5-dichloro -4-pyridyl) -6-difluoromethoxybenzo furo pyridine -9-carboxamide and salts thereof

Last Update: 2011-07-27
Usage Frequency: 1
Quality:

French

La présente invention porte sur un procédé pour la synthèse de N9-(3,5-dichloro-4-pyridyl)-6-difluorométhoxybenzo[4,5]furo[3,2-c]pyridine-9-carboxamide et sur leurs sels, qui sont utiles comme inhibiteurs de PDE4. L'invention porte également sur un procédé pour la synthèse de 2-formyl-7-cyclopentyloxybenzo[b]furan-4-carboxylate de méthyle et sur ses sels, qui sont utiles comme intermédiaires dans la préparation de composés présentant une activité inhibitrice de PDE4.

English

The present invention relates to a process for the synthesis of N9-(3,5- dichloro-4-pyridyl)-6-difluoromethoxybenzo[4,5]furo[3,2-c]pyridine-9-carboxamide and salts thereof which are useful as a PDE4 inhibitor. The invention also relates to a process for the synthesis of methyl-2-formyl-7-cyclopentyloxybenzo[b]furan-4-carboxylate and salts thereof, which are useful as intermediates in preparing compounds with PDE4 inhibitory activity.

Last Update: 2011-07-27
Usage Frequency: 1
Quality:

French

PROCÉDÉ POUR LA SYNTHÈSE DE N9-(3,5-DICHLORO-4-PYRIDYL)-6- DIFLUOROMÉTHOXYBENZO(4,5)FURO(3,2-C)PYRIDINE-9-CARBOXAMIDE ET LEURS SELS

English

PROCESS FOR THE SYNTHESIS OF N9-(3,5-DICHLORO-4-PYRIDYL)-6- DIFLUOROMETHOXYBENZO(4,5)FURO(3,2-C)PYRIDINE-9-CARBOXAMIDE AND SALTS THEREOF

Last Update: 2011-07-27
Usage Frequency: 1
Quality:

Get a better translation with
4,401,923,520 human contributions

Users are now asking for help:



We use cookies to enhance your experience. By continuing to visit this site you agree to our use of cookies. Learn more. OK