Vous avez cherché: sychronization (Anglais - Français)

multiplexer frame sychronization technique
technique de synchronisation de trame pour un multiplexeur

the byte ts0 contains a sychronization code.
l'octet it0 contient un code de synchronisation.

multi-threaded frame safe sychronization of a simulation
synchronisation multifilière des trames d'une simulation

fast carrier frequency error estimation algorithm using sychronization sequence
algorithme d'estimation rapide d'erreur de frequence porteuse utilisant une sequence de synchronisation

the send delay times dtsj are measured from reception of the sychronization message.
les délais d'attente pour émettre, dtsj, sont comptés à partir de la réception du message de synchronisation.

devices, systems, and methods for flow-compensating pump-injector sychronization
dispositifs, systemes et procedes de synchronisation entre la pompe de compensation de debit et l'injecteur

a multiple wavelength laser source is utilized to provide channel sychronization signals for the system
on utilise une source laser à longueurs d'ondes multiples afin d'obtenir des signaux de synchronisation pour le système

for more complex multiframe structures, a sychronization code is specified rather than the single bits of the simple example above.
pour des structures de multitrame plus complexes, on spécifie un code de synchronisation, au lieu des bits uniques de l'exemple simple ci-dessus.

these signals constitute clock signals of controlling an equipment capable of responding directly to sychronization pulses and to sequence enable signals.
ces signaux constituent des signaux d'horloge pour la commande d'un équipement capable de réagir directement à des impulsions de synchronisation et des signaux de validation de séquence.

the invention concerns a system for synchronizing a block counter in an rds receiver whose decoder can carry out error correction in the received bits when sychronization has been established
l'invention concerne un système pour synchroniser un compteur de blocs dans un récepteur rds dont le décodeur peut effectuer une correction d'erreur dans les bits reçus lorsque la synchronisation a été établie

the output signal csd from the sequence generator is combined with the programmed frame sychronization data signal cfd so as to obtain the desired binary pattern signal cseq.
le signal de sortie csd du générateur de séquences est combiné avec le signal de données de synchronisation de trame programmées, cfd, de façon à fournir le signal de configuration binaire désiré cseq.

in return for providing the hi-tech sychronization system, canada's vsop astronomy team now receives access to all project data.
en échange de ce système de synchronisation de haute technologie, l'équipe canadienne d'astronomie vsop a maintenant accès à toutes les données du projet.

is triggered to carry out the cutting, perforating or inscribing process as a function of a sychronization pulse generated by the detection of the bend or fold edges and of the detected speed of movement of the flat material
pour effectuer le découpage, le perçage ou l'impression, en fonction d'un signal de synchronisation résultant de la détection des arêtes d'inflexion et de pliage et de la vitesse de mouvement détectée du matériau plat

the method of claim 1, wherein said generating the stream of watermark bits includes generating a stream of watermark bits from an authorization and sychronization packet previously exchanged between the transmitting device and the receiving device.
procédé selon la revendication 1, dans lequel ladite génération du flux de bits de filigrane consiste à générer un flux de bits de filigrane à partir d'un paquet d'autorisation et de synchronisation précédemment échangé entre le dispositif d'émission et le dispositif de réception.

after detecting synchronization, overlapped segments of the stored baseband i and q signals are read and correlated with the sychronization sequence stored locally (406) .
après avoir détecté la synchronisation, les segments chevauchés des signaux stockés de bande de base en i et q sont lus et corrélés avec la séquence de synchronisation stockée localement (406).

for seeking within a predetermined window about the initial sampling point for an optimum phase value to provide an adjustment signal which is used by the processor to adjust a subsequent symbol's sychronization clock to provide an optimal sampling point.
permettant de rechercher dans une fenêtre prédéterminée concernant le point d'échantillonnage initial une valeur de phase optimale de façon à générer un signal de réglage qui est utilisé par le processeur pour régler une horloge de synchronisation des symboles suivants de façon à obtenir un point d'échantillonnage initial.

a stuff bit sychronization system as defined in claim 7, characterized in that said receiver-side writing means (30) comprises a variable frequency divider.
système de synchronisation à bits de bourrage selon la revendication 7, caractérisé en ce que lesdits moyens d'écriture de récepteur (30) comprennent un diviseur variable de fréquence.

in the above example, if frame sychronization were to be extended from one bit to three bits, bit d2 in positions 0, 1, and 2 would be programmed to high level, and bit d3 would be programmed with the code in the same positions.
dans l'exemple ci-dessus, si la synchronisation de trame devait être développée d'un bit à trois bits, le bit d2 aux positions 0, 1 et 2 serait programmé au niveau haut, et le bit d3 serait programmé avec le code aux mêmes positions.

a circuit (12) for symbol decision directed feedback synchronization includes a current synchonization clock (45) that provides an initial sampling point and selects a detector corresponding to a current symbol decision. the circuit further includes a plurality of detectors (31, 32, 33 and 34) including the detector corresponding to the current symbol decision, a buffer (736) for storing the output of the detector corresponding to the current symbol decision and a processor (300) for seeking within a predetermined window about the initial sampling point for an optimum phase value to provide an adjustment signal which is used by the processor to adjust a subsequent symbol's sychronization clock to provide an optimal sampling point.
l'invention porte sur un circuit (12) de synchronisation par rétroaction décisionnelle concernant les symboles, ce circuit comprenant une horloge (45) de synchronisation courante qui génère un point d'échantillonnage initial et sélectionne un détecteur correspondant à une décision sur les symboles courants. ce circuit comprend également une pluralité de détecteurs (31, 32, 33 et 34) dont le détecteur correspondant à la décision sur les symboles courants, un tampon (736) permettant d'enregistrer la sortie du détecteur correspondant à la décision sur les symboles courants et un processeur (300) permettant de rechercher dans une fenêtre prédéterminée concernant le point d'échantillonnage initial une valeur de phase optimale de façon à générer un signal de réglage qui est utilisé par le processeur pour régler une horloge de synchronisation des symboles suivants de façon à obtenir un point d'échantillonnage initial.