Vous avez cherché: microsynchronisation (Français - Anglais)

ce procédé permet d'éviter un affichage erroné de la perte de microsynchronisation dans le cas de statistiques relatives aux erreurs différentes pour les deux unités de traitement.
this system prevents the erroneous display of the loss of microsynchronization when error statistics for the two processing units differ.

l'invention concerne une configuration de matériel comportant des unités de traitement (ctr0, ctr1) fonctionnant en parallèle de façon microsynchrone, servant à traiter des informations atm, qui sont connectées côté atm à une matrice de commutation (sn0, sn1) et reliées par l'intermédiaire d'un bus d'interface (b-i) à une unité centrale qui sert à évaluer les statistiques relatives aux erreurs obtenues dans les unités de traitement et à surveiller le fonctionnement synchrone par comparaison des résultats obtenus. les données statistiques relatives aux erreurs sont condensées dans des cellules émettrices atm et sont renvoyées en boucle à chacune des deux unités de traitement par l'intermédiaire de la matrice de commutation, puis sont ensuite acheminées jusqu'à l'unité centrale par l'intermédiaire du bus d'interface. ce procédé permet d'éviter un affichage erroné de la perte de microsynchronisation dans le cas de statistiques relatives aux erreurs différentes pour les deux unités de traitement.
the invention concerns a hardware configuration with processing units (ctr0, ctr1) operated in microsynchronous parallel operation in order to process atm information, these processing units being connected at the atm end to a switching matrix (sn0, sn1) and via a bus interface (b-i) to a central processor. the central processor is used for evaluating error statistics occurring in the processing units and for monitoring the synchronous operation by comparing the processing results. the error statistics data are packed in atm transmission cells and looped back via the switching matrix to each of the processing units and then fed to the control processor via the bus interface. this system prevents the erroneous display of the loss of microsynchronization when error statistics for the two processing units differ.