検索ワード: m16 (ドイツ語 - フランス語)

m16
m16

der metabolit m16 ist gegenüber der pde5 inaktiv.
le métabolite m16 était inactif sur la pde5.

ein alphanumerisches register auf der letzten seite eines jeden mikrofiche (position m16).
— un en­tête directement lisible; — la reproduction réduite au 1/42 de 206 pages format original.

die plasmakonzentrationen der wichtigsten zirkulierenden metaboliten m4 und m16 betragen etwa 23 % und 29 % der ausgangssubstanz.
les concentrations plasmatiques des principaux métabolites circulants, m4 et m16, représentent respectivement 23 % et 29 % environ du composé parent.

kann mir der rat versichern, daß das europäische parlament und die europäische kommission keine zielscheibe der aktivitäten von m16 oder irgendeines anderen geheimdienstes eines mitgliedstaates sind?
laissons le président en exercice nous dire quels arrangements sont nécessaires et lesquels seront pris en vue de ces changements.

pe dok a m16/88 bericht im namen des haushaltsausschusses zur ratifizierung einer interinstitutionellen vereinbarung über die haushaltsdisziplin und die verbesserung des haushaltsverfahrens (dok.
deuxième rapport fait au nom de la commission des budgets sur la proposition de la commission des communautés européennes au conseil _bar_com(88) 137 final - doc.

cmos-ausgangspufferschaltung mit drei zuständen, die folgendes aufweist: eine endverstärkerstufe (1) mit einem pull-in-transistor (m15) und einem pull-down-transistor (m16), die zwischen einer spannungsversorgung (vdd) und erde (gnd) angeschlossen sind und einen gemeinsamen ausgangsknoten (4) haben; eine steuerschaltung zum treiben der endverstärkerstufe (1), welche schaltung folgendes aufweist: ein erstes logikgatter (3), dem ein eingangsdatensignal (d) und ein freigabe/sperr-signal (e) zum aktivieren eines modes mit drei zuständen zugeführt werden, wobei der pull-in-transistor (m15) und der pull-down-transistor (m16) beide deaktiviert sind, wobei das erste logikgatter den pull-in-transistor (m15) treibt; ein zweites logikgatter (5, 7), dem das eingangsdatensignal (d) und das freigabe/sperr-signal (e) zugeführt werden, wobei das zweite logikgatter den pull-down-transistor (m16) treibt, wobei der pull-in-transistor (m15) eine bahn-elektrode hat, die mit einer umschaltbaren bahnleitung (2) verbunden ist, und eine hilfsschaltung (9) vorgesehen ist, die die mit der spannungsversorgung (vdd) verbundene umschaltbare bahnleitung (2) solange hält, wie eine spannung des ausgangsknotens (4) nicht höher als die versorgungsspannung (vdd) ist, wobei das erste logikgatter (3) einrichtungen (m17, m11, m12) aufweist, um die spannung des ausgangsknotens (4) zur umschaltbaren bahnleitung (2) zu transferieren, wenn die spannung des ausgangsknotens (4) die versorgungsspannung (vdd) übersteigt, wobei die hilfsschaltung (9) umschalteinrichtungen (m19) aufweist, die solange aktiviert sind, um die umschaltbare bahnleitung (2) mit der versorgungsspannung (vdd) zu verbinden, wie die spannung des ausgangsknotens (4) nicht höher als die versorgungsspannung (vdd) ist, und eine treibereinrichtung (m18), die dann, wenn die spannung des ausgangsknotens (4) die versorgungsspannung (vdd) übersteigt, die umschalteinrichtungen (m19) deaktiviert, dadurch gekennzeichnet, daß die umschalteinrichtungen (19) einen ersten transistor (m19) aufweisen, der zwischen der spannungsversorgung (vdd) und der umschaltbaren bahnleitung (2) angeschlossen ist und eine mit der umschaltbaren bahnleitung (2) verbundene bahn-elektrode hat, und die treibereinrichtung (m18) einen zweiten transistor (m18) aufweist, der zwischen dem ausgangsknoten (4) und einer steuer-elektrode des ersten transistors (m19) angeschlossen ist und eine steuer-elektrode und eine bahn-elektrode hat, die jeweils mit der spannungsversorgung (vdd) und der umschaltbaren bahnleitung (2) verbunden sind, und die einrichtungen (m17, m11, m12) zum transferieren der spannung des ausgangsknotens (4) zur umschaltbaren bahnleitung (2) zwei transistoren (m11, m12) aufweisen, die zwischen der umschaltbaren bahnleitung (2) und einem ausgang (6) des ersten logikgatters (3) parallelgeschaltet sind, das mit einer steuer-elektrode des pull-in-transistors (m15) verbunden ist, wobei die zwei transistoren (m11, m12) jeweils durch das eingangsdatensignal (d) und durch das freigabe/sperr-signal (e) gesteuert werden, und einen weiteren transistor (m17), der zwischen dem ausgangsknoten (4) und dem ausgang (6) des ersten logikgatters (3) angeschlossen ist und eine gate-elektrode und eine bahn-elektrode hat, die jeweils mit der spannungsversorgung (vdd) und der umschaltbaren bahnleitung (2) verbunden sind.
circuit de tampon de sortie cmos à trois états comprenant : un étage amplificateur final (1) comprenant un transistor de mise à niveau haut (m15) et un transistor de mise à niveau bas (m16) connectés entre une alimentation (vdd) et la masse (gnd) et ayant un noeud de sortie commun (4) ; un circuit de commande pour piloter l'étage amplificateur final (1), comprenant : une première porte logique (3) alimentée par un signal de données d'entrée (d) et un signal de validation/invalidation (e) pour activer un mode trois états dans lequel le transistor de mise à niveau haut (m15) et le transistor de mise à niveau bas (m16) sont tous deux désactivés, la première porte logique pilotant le transistor de mise à niveau haut (m15) ; une seconde porte logique (5, 7) alimentée par le signal de données d'entrée (d) et le signal de validation/invalidation (e), la seconde porte logique pilotant le transistor de mise à niveau bas (m16) ; le transistor de mise à niveau haut (m15) ayant une électrode de substrat connectée à une ligne de substrat commutable (2), et un circuit auxiliaire (9) étant prévu qui, tant que la tension du noeud de sortie (4) n'est pas supérieure à la tension d'alimentation (vdd) maintient la ligne de substrat commutable (2) connectée à la tension d'alimentation (vdd), la première porte logique (3) comprenant un moyen (m17, m11, m12) pour transférer la tension du noeud de sortie (4) à la ligne de substrat commutable (2) quand la tension du noeud de sortie (4) dépasse la tension d'alimentation (vdd), le circuit auxiliaire (9) comprenant un moyen de commutation (m19) qui, tant que la tension sur le noeud de sortie (4) n'est pas supérieure à la tension d'alimentation (vdd), est activé pour connecter la ligne de substrat commutable (2) à la tension d'alimentation (vdd), et un moyen de pilotage (m18) qui, quand la tension du noeud de sortie (4) dépasse la tension d'alimentation (vdd), désactive le moyen de commutation (m19) ; caractérisé en ce que le le moyen de commutation (m19) comprend un premier transistor (m19) connecté entre la tension d'alimentation (vdd) et la ligne de substrat commutable (2) et ayant une électrode de substrat connectée à la ligne de substrat commutable, et le moyen de pilotage (m18) comprend un second transistor (m18) connecté entre le noeud de sortie (4) et une électrode de commande du premier transistor (m19) et ayant une électrode de commande et une électrode de substrat, respectivement connectées à la tension d'alimentation (vdd) et à la ligne de substrat commutable (2) ; et le moyen (m17, m11, m12) pour transférer la tension du noeud de sortie (4) à la ligne de substrat commutable (2) comprend deux transistors (m11, m12) connectés en parallèle entre la ligne de substrat commutable (2) et une sortie (6) de la première porte logique (3) qui est connectée à une électrode de commande du transistor de mise à niveau haut (m15), les deux transistors (m11, m12) étant respectivement commandés par le signal de données d'entrée (d) et par le signal de validation/invalidation (e), et un autre transistor (m17) connecté entre un noeud de sortie (4) et la sortie (6) de la première porte logique (3), et ayant une électrode de grille et une électrode de substrat, respectivement connectées à la tension d'alimentation (vdd) et à la ligne de substrat commutable (2).