検索ワード: zählschritt (ドイツ語 - フランス語)

decodierverfahren nach anspruch 5, wobei das zählen in dem zählschritt für jeden block einer vorbestimmten größe durchgeführt wird.
procédé de décodage selon la revendication 5, dans lequel le comptage effectué lors de ladite étape de comptage est exécuté pour chaque bloc de taille prédéterminée.

verfahren nach anspruch 28, wobei in dem zählschritt die ansteuerdaten zur ansteuerung einer hälfte der vielzahl der aufzeichnungselemente gezählt werden.
procédé selon la revendication 28, dans lequel, dans ladite étape de comptage, les données d'attaque pour attaquer une moitié de ladite pluralité d'éléments d'enregistrement sont comptées.

durch verändern der geschwindigkeit und schrittzahl der riemen lässt sich die nominale füllmenge (menge pro zählschritt) variabel einstellen.
la modification de la vitesse et du nombre de pas des courroies permet de régler de manière variable la quantité de remplissage nominale (quantité par pas de comptage).

das verfahren gemäß einem beliebigen der ansprüche 3 bis 5, worin im zählschritt die rand-anschlüsse als permanent weiterleitende anschlüsse betrachtet werden.
procédé selon l'une quelconque des revendications 3 à 5, dans lequel dans ladite étape de comptage, les ports latéraux sont considérés comme des ports de transmission permanente.

verfahren nach anspruch 36, wobei in dem zählschritt ansteuerdaten zur ansteuerung einer hälfte der vielzahl der aufzeichnungselemente bei einer vorwärtsabtastung gezählt werden und ansteuerdaten zur ansteuerung der anderen hälfte der aufzeichnungselemente bei einer rückwärtsabtastung gezählt werden.
procédé d'enregistrement selon la revendication 36, dans lequel, dans ladite étape de comptage, des données d'attaque pour attaquer une moitié de ladite pluralité d'éléments d'enregistrement sont comptées durant un balayage avant et des données d'attaque pour attaquer l'autre moitié desdits éléments d'enregistrement sont comptées durant un balayage arrière.

verfahren nach anspruch 40, wobei in dem zählschritt ansteuerdaten zur ansteuerung einer hälfte der vielzahl der aufzeichnungselemente eines aufzeichnungskopfes bei einer vorwärtsabtastung gezählt werden und ansteuerdaten zur ansteuerung einer hälfte der vielzahl der aufzeichnungselemente eines anderen aufzeichnungskopfes bei einer rückwärtsabtastung gezählt werden.
procédé d'enregistrement selon la revendication 40, dans lequel, dans ladite étape de comptage, des données d'attaque pour attaquer une moitié de ladite pluralité d'éléments d'enregistrement d'une tête d'enregistrement sont comptées au cours d'un balayage avant, et des données d'attaque pour attaquer une moitié de ladite pluralité d'éléments d'enregistrement d'une autre tête d'enregistrement sont comptées durant un balayage arrière.

verfahren nach anspruch 11, dadurch gekennzeichnet, dass der zählschritt den schritt des zählens der zellen mit dem modul für jede verbindung enthält, die den switch (14) durchläuft.
procédé selon la revendication 11, caractérisé par le fait que l'étape de comptage comprend l'étape consistant à compter des cellules avec le module pour chaque connexion qui passe à travers le commutateur (14).

verarbeitungsverfahren nach anspruch 10, dadurch gekennzeichnet, dass der bitstrom eine vielzahl der rahmen aufweist, wobei der zählschritt beginnt, wenn ein erster rahmen der vielzahl von rahmen in die speichereinrichtung eingegeben wird und ein startsignal an einem ende der vorgegebenen zeitdauer erzeugt.
procédé de traitement selon la revendication 10, dans lequel ledit flot binaire comprend une pluralité desdites trames, ladite étape de comptage commençant lorsqu'une première trame de ladite pluralité de trames est entrée dans lesdits moyens de mémorisation et générant ledit signal de début à une fin de ladite période de temps donnée.

(e₂) in dem zweiten multiplexer (d₂) verbindbar ist, daß die beiden ausgänge (a, a) der multiplexer (d₁, d₂) mit den beiden einzigen dateneingängen (e₁, e₂) des dritten multiplexers (d₃) verbunden sind, dessen ausgang (a) den datenausgang (d o ) für die verzögerten eingangsdaten darstellt und der einen einzigen steuereingang (st) aufweist, daß die einstell- und steuereinrichtung (est) einen zähler (z), einen ersten komparator (c₁), einen zweiten komparator (c₂), ein und-glied (g₁), ein oder-glied (g₂) und ein nor-glied (g₃) enthält, daß der zähler (z) eine anzahl von zählschritten aufweist, die der anzahl der speicherplätze der speicheranordnung (sp) entspricht, daß der erste komparator (c₁) die funktion "=" aufweist, daß der zweite komparator (c₂) die funktion "≦" aufweist, daß die einstell- und steuereinrichtung (est) eine vielzahl von einstelleingängen (v₁, v₂ ... v n , v n+1 ...v s ) zum anlegen des externen verzögerungszeit-einstelldatenwortes und einen rücksetzeingang (reset) hat, wobei die einstelleingänge in eine erste gruppe für die niederwertigen bits des verzögerungszeit-einstelldatenwortes mit den einstelleingängen (v₁...v n ) und in eine zweite gruppe für die höherwertigen bits mit den einstelleingängen (v n+1 ...v s ) unterteilt sind, daß mittels der einstelleingänge (v₁...v n ) der ersten gruppe eine beliebige zeile der speicheranordnung (sp) in codierter form gekennzeichnet wird, welche kennzeichnung als ein erster vergleichswert für den zweiten komparator (c₂) dient, und mittels der einstelleingänge sowohl der ersten als auch der zweiten gruppe die betreffende zeile bzw. eine beliebige spalte in codierter form gekennzeichnet wird, welche kennzeichnungen insgesamt als ein erster vergleichswert für den ersten komparator (c₁) dienen, daß der erste komparator (c₁) eine vielzahl von vergleichswerteingängen entsprechend datenausgängen (q₁...q n , q n+1 ...q s ) des zählers (z) hat, denen ein dem jeweiligen zählstand des zählers (z) entsprechendes zählstandsdatenwort zugeführt wird, daß der zweite komparator (c₂) eine anzahl von vergleichswerteingängen entsprechend den datenausgängen (q₁ ...q n ) einer ersten gruppe der datenausgänge des zählers (z) hat, denen die niederwertigen bits des dem jeweiligen zählstand entsprechenden zählstandsdatenwortes zugeführt werden, daß dem und-glied (g₁) gleichfalls diese zuletzt genannten bits über entsprechend viele eingänge zugeführt werden, daß der erste komparator (c₁) einen vergleichsausgang (k₁) hat, der mit einem von zwei eingängen des oder-gliedes (g₂) und einem von zwei eingängen des nor-gliedes (g₃) verbunden ist und ein ausgangssignal gemäß der bedingung k₁ = {q₁ ...
montage suivant la revendication 1, caractérisé par le fait que le dispositif de sélection (aus) est constitué par un ensemble formé d'un premier multiplexeur (d₁), d'un second multiplexeur (d₂) et d'un troisième multiplexeur (d₃), les sorties de données (z₁...z m ) du dispositif de mémoire (sp) étant raccordées respectivement à des entrées de données (e₁...e m ) du premier multiplexeur (d₁) et à des entrées de données (e₂...e m ) du second multiplexeur (d₂) moyennant un décalage d'une position, la dernière sortie de données (z m ) du dispositif de mémoire (sp) n'étant pas raccordée à l'une des entrées de données du second multiplexeur (d₂), et la première entrée de données (e₁) de ce second multiplexeur (d₂) restant libre, que pour les deux multiplexeurs (d₁,d₂), il est prévu respectivement des entrées de sélection (st₁...st m ), qui sont chargées par ladite partie du mot externe de données de réglage du retard et à l'aide desquelles, dans les multiplexeurs (d₁,d₂), respectivement la sortie (a) de ces multiplexeurs peut être raccordée à l'une des entrées de données (par exemple e₂) dans le premier multiplexeur (d₁) ou (e₂) dans le second multiplexeur (d₂), que les deux sorties (a,a) des multiplexeurs (d₁,d₂) sont raccordées aux deux entrées uniques de données (e₁,e₂) du troisième multiplexeur (d₃), dont la sortie (a) représente la sortie de données (d₀) pour les données retardées d'entrée et qui possède une seule entrée de commande (st), que le dispositif de réglage et de commande (est) contient un compteur (z), un premier comparateur (c₁), un second comparateur (c₂), un circuit et (g₁), un circuit ou (g₂) et un circuit non-ou (g₃), que le compteur (z) possède un certain nombre de pas de comptage qui correspond au nombre des emplacements de mémoire du dispositif de mémoire (sp), que le premier comparateur (c₁) possède la fonction "=", que le second comparateur (c₂) possède la fonction "≦", que le dispositif de réglage et de commande (est) possède une multiplicité d'entrées de réglage (v₁,v₂...v n , v n+1 ...v s ) pour l'application du mot externe de données de réglage du retard, et une entrée de remise à zéro (reset), les entrées de réglage étant réparties en un premier groupe pour les bits de poids inférieur du mot de données de réglage de retard, qui inclut les entrées de réglage (v₁...v n ), et en un second groupe pour les bits de poids supérieur, qui inclut les entrées de réglage (v n+1 ...v s ), qu'au moyen des entrées de réglage (v₁...v n ) du premier groupe, une ligne quelconque du dispositif de mémoire (sp) est caractérisée sous forme codée, laquelle caractérisation étant utilisée en tant que première valeur de comparaison pour le second comparateur (c₂), et au moyen des entrées de réglage aussi bien du premier que du second groupe, la ligne concernée ou une colonne quelconque est caractérisée sous forme codée, lesquelles caractérisations sont utilisées globalement en tant que première valeur de comparaison pour le premier conparateur (c₁), que le premier comparateur (c₁) possède une multiplicité de sorties de données (q₁...q n , q n+1 ...q s ) du compteur (z), qui correspondent aux entrées de valeurs de comparaison et auxquelles sont envoyés un mot de données d'état de comptage qui correspond à l'état de comptage respectif du compteur (z), que le second comparateur (c₂) possède un certain nombre d'entrées de comparaison, qui correspondent aux sorties de données (q₁...q n ) d'un premier groupe des sorties de données du compteur (z), auxquelles sont envoyés les bits de poids inférieur du mot de données d'état de comptage qui correspond à l'état de comptage respectif, que de même ces bits indiqués en dernier lieu sont envoyés au circuit et (g₁) par l'intermédiaire d'un nombre correspondant d'entrées, que le premier comparateur (c₁) possède une sortie de comparaison (k₁), qui est raccordée à l'une de deux entrées du circuit ou (g₂) et à l'une de deux entrées du circuit non-et (g₃) et délivre un signal de sortie conformément à la relation k₁ = {q₁ ...