検索ワード: every memory shattered (英語 - フランス語)

by so doing every memory access utilizes the full memory bandwidth.
ainsi, la bande passante est toujours exploitée au maximum.

the control electrode of every memory transistor is linked with one of the word lines (wli).
l'électrode de commande de chacun des transistors mémoires est reliée à une ligne de mots (wli).

you have no idea how difficult life would be if every memory adhered to your brain like teflon," he concludes.
vous ne vous rendez pas compte à quel point ce serait pénible si chaque expérience restait gravée dans votre mémoire », dit-il.

during the refresh cycle, a refresh is performed on every memory cell row which is selected for data access or which is selected for refresh
au cours du cycle de rafraîchissement, chaque ligne de cellules de mémoire sélectionnée pour l'accès à l'information ou pour le rafraîchissement subit un rafraîchissement

the controllable path of every memory transistor links one the of bit lines (bli) with one of the control lines (ci)
le chemin contrôlable de chacun des transistors mémoires relie une ligne de bits (bli) à une ligne de commande (ci)

a word control circuit holds the selected state of a word line selecting signal line selected at every memory blocks in a manner to correspond to a refresh address, after a refreshing action
circuit de contrôle de mot qui maintient l'état sélectionné d'une ligne de signal de sélection de ligne de mot sélectionnée à chaque bloc de mémoire de manière à correspondre à une adresse régénérée, après une action de rafraîchissement

violence has struck even sacred buildings, monuments, religious symbols and cultural heritage sites, as if to erase every trace, every memory of the other.
la violence s’en est prise aussi aux lieux saints, aux monuments, aux symboles religieux et au patrimoine culturel, comme si ces chefs religieux voulaient effacer toute trace, toute mémoire de l’autre.

the rock itself, if it were stripped of every building and devoid of every memory, would still be commanding and imposing, alone by sheer force of its height and steepness.
la roche elle-même, si elle étaient dépouillées de chaque bâtiment et exempt de chaque mémoire, était toujours commandante et imposante, seule par la force fine de sa taille et steepness.

the invention relates to a method for the allocation of addresses to the memory cells of a rechargeable energy accumulator for use in a motor vehicle, every memory cell comprising at least one sensor device and an individualization device for saving an address
l'invention concerne un procédé permettant d'allouer des adresses aux cellules de mémoire d'un accumulateur d'énergie rechargeable s'utilisant dans une automobile. chacune des cellules de mémoire présente au moins un dispositif de détection et un dispositif d'individualisation pour stocker une adresse

each of the match detecting units receives the status signal of the memory bank corresponding to the status signal indicative of each command processing status output from the status output terminals of the memory under test at a different cycle for every memory bank to output the match signal.
chacune des unités de détection d'appariement recevant le signal d'état de la banque de mémoire correspondant au signal d'état indiquant chaque état de traitement de commande sorti des bornes de sortie d'état de la mémoire à l'essai à un cycle différent pour chaque banque de mémoire pour sortir le signal d'appariement.

the present invention equalizes the system read latencies of every memory device in a high speed memory system by comparing the differences in system read latencies of each device and then operating each memory device with a device system read latency which causes every device to exhibit the same system read latency.
la présente invention permet d'égaliser les temps d'attente de lecture de système de chaque dispositif de mémoire dans un système de mémoire haute vitesse, par la comparaison des différences de temps d'attente de lecture de système de chaque dispositif et ensuite par l'exploitation de chaque dispositif de mémoire au moyen d'un temps d'attente de système de dispositif qui provoque dans chaque dispositif le même temps d'attente de lecture de système.

the reason for this is simple - at the end of the request (end of the hit), every memory chunk that was allocated using php's memory manager is deleted.
la raison est for simple: à la fin de la requête, la mémoire sera supprimée par le gestionnaire.

comprises at least one processor with at least one memory cell that comprises a data area, an address range and an identification area every memory cell has a usage area that is used to notify every processor of the central processing unit as to whether the memory cell can be used as a cache memory and/or as a main memory.
présentant au moins un processeur comportant au moins une cellule de mémoire composée d'une zone de données, d'une zone d'adresse, et d'une zone d'identification, chaque cellule de mémoire présentant une zone d'utilisation servant à indiquer à chaque processeur de l'unité centrale si la cellule de mémoire peut être utilisée en tant que mémoire cache et/ou mémoire principale.

in a high speed memory subsystem differences in each memory device's minimum device read latency and differences in signal propagation time between the memory device and the memory controller can result in widely varying system read latencies. the present invention equalizes the system read latencies of every memory device in a high speed memory system by comparing the differences in system read latencies of each device and then operating each memory device with a device system read latency which causes every device to exhibit the same system read latency.
dans un sous-système de mémoire haute vitesse, les différences de temps d'attente de lecture de dispositif minimum de chaque dispositif de mémoire et les différences de temps de propagation de signaux entre le dispositif de mémoire et l'unité de commande de mémoire peuvent provoquer des temps d'attente de lecture de système qui varient beaucoup. la présente invention permet d'égaliser les temps d'attente de lecture de système de chaque dispositif de mémoire dans un système de mémoire haute vitesse, par la comparaison des différences de temps d'attente de lecture de système de chaque dispositif et ensuite par l'exploitation de chaque dispositif de mémoire au moyen d'un temps d'attente de système de dispositif qui provoque dans chaque dispositif le même temps d'attente de lecture de système.

a dram allows for hidden refresh of its memory cells. the refresh is performed during a refresh segment of the clock cycle. in a preferred embodiment, immediately before the beginning of each clock cycle the dram selects a word line for a row of memory cells for which a data access is to be performed. the dram also selects at least one word line for at least one row of memory cells for which a refresh is to be performed. during the refresh cycle, a refresh is performed on every memory cell row which is selected for data access or which is selected for refresh. after the refresh cycle, during a data access segment of the clock cycle, the dram continues to select the word line for the row of memory cells for which a data access is to be performed; however, the dram no longer selects the at least one word line for at the least one row of memory cells selected for refresh. during the data access segment of the clock cycle, the data access is performed on the row of memory cells which remain selected.
mémoire ram dynamique (dram) assurant un rafraîchissement synchrone de ses cellules de mémoire. le rafraîchissement s'effectue pendant un segment de rafraîchissement du cycle d'horloge. selon un mode préféré de réalisation, la dram sélectionne, immédiatement avant le début de chaque cycle d'horloge, une ligne de mots pour une ligne de cellules de mémoire pour lesquelles un accès à l'information doit se produire. la dram sélectionne également au moins une ligne de mots pour au moins une ligne de cellules de mémoire pour lesquelles un rafraîchissement doit se produire. au cours du cycle de rafraîchissement, chaque ligne de cellules de mémoire sélectionnée pour l'accès à l'information ou pour le rafraîchissement subit un rafraîchissement. après ledit cycle de rafraîchissement, et pendant un segment d'accès à l'information dudit cycle d'horloge, la dram continue à sélectionner la ligne de mots pour la ligne de cellules de mémoire pour lesquelles l'accès à l'information doit se produire. cependant, la dram ne sélectionne plus ladite ligne de mots pour ladite ligne de cellules de mémoire sélectionnée pour le rafraîchissement. pendant le segment d'accès à l'information du cycle d'horloge, ledit accès à l'information s'effectue sur la ligne de cellules de mémoire qui demeure sélectionnée.