Tentando aprender a traduzir a partir dos exemplos de tradução humana.
A partir de tradutores profissionais, empresas, páginas da web e repositórios de traduções disponíveis gratuitamente
sa te dérange
i think they’re
Última atualização: 2021-07-01
Frequência de uso: 1
Qualidade:
Referência:
sa te fut an gura
your mother is a beautiful prostitute
Última atualização: 2021-01-19
Frequência de uso: 1
Qualidade:
Referência:
ça te va bien/sa te va bien la tenue
it suits you well
Última atualização: 2019-04-23
Frequência de uso: 1
Qualidade:
Referência:
tu es tres jolie aussi, sa te va bien la tenue
you are very pretty too, it suits you well
Última atualização: 2019-04-23
Frequência de uso: 1
Qualidade:
Referência:
ah ok pas de soucis sa te dis de faire connaissance ?
qm and you
Última atualização: 2015-08-14
Frequência de uso: 1
Qualidade:
Referência:
par exemple : oétems sa/te à. la présentation a we,pétition
for example: tions may be:
Última atualização: 2014-02-06
Frequência de uso: 1
Qualidade:
Referência:
livre i du code des as surances sociales, en sa te neur résultant de la loi du 27 juillet 1992.
book i of social insurance cede, content stems from the law of 27 july 1992.
Última atualização: 2014-02-06
Frequência de uso: 1
Qualidade:
Referência:
5986 6 3 2 alors la cette song tu lécoute comment sa te redonne la peche!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! !!!!!!!!!!!!!!!!
5251 4 2 2 bien délirante et pleine de franchise kan mm...feat de fou pour les amateurs du genre,bonne traduc en plus!!!
Última atualização: 2018-02-13
Frequência de uso: 1
Qualidade:
Referência:
circuit à impédance variable selon la revendication 1, dans lequel ledit moyen de transistor polarisé comprend : a) un circuit série de transistors empilés électroniquement haute tension comprenant : i) une série électrique d'au moins trois transistors haute tension à quatre bornes (24, 26, 28), un desdits transistors étant un premier transistor dans la série électrique et un autre desdits transistors étant un dernier transistor dans la série électrique, chaque transistor comprenant : aa) une région de source, une région de drain, une région de grille et une région de résistance, bb) lesdites régions étant disposées en une configuration concentrique, ladite région de drain étant la région la plus à l'intérieur, ladite région de résistance entourant ladite région de drain, ladite région de grille entourant ladite région de résistance et ladite région de source entourant ladite région de grille, cc) une source dans ladite région de source avec une borne de source, dd) un drain dans ladite région de drain avec une borne de drain, ee) une grille dans ladite région de grille étant électriquement connectée audit drain et à ladite source pour recevoir des informations depuis ladite source et pour transmettre des informations audit drain, à ladite grille ayant une borne de grille, ff) une borne de résistance, et gg) un moyen de résistance dans ladite région de résistance avec une entrée et une sortie, l'entrée étant électriquement connectée à ladite borne de grille et la sortie étant connectée à ladite borne de résistance ii) un noeud positif en série, iii) un noeud négatif en série, iv) ladite borne de source dudit premier transistor étant connectée audit noeud négatif en série, v) ladite borne de résistance et ladite borne de drain dudit dernier transistor étant connectées audit noeud positif en série, et vi) chacun desdits transistors autres que ledit premier transistor et ledit dernier transistor ayant : aa) sa borne de drain électriquement connectée à ladite borne de source du transistor suivant dans ladite série électrique, bb) sa borne de résistance électriquement connectée à ladite borne de grille d'un transistor suivant dans ladite série électrique, cc) sa borne de source électriquement connecté à ladite borne de drain d'un transistor précédent dans ladite série électrique, et dd) sa borne de grille électriquement connectée à ladite borne de résistance d'un transistor précédent dans ladite série électrique, b) ledit noeud positif en série étant connecté à ladite seconde borne dudit moyen de transistor, ledit noeud négatif en série étant connecté à ladite troisième borne dudit moyen de transistor et ladite borne de grille dudit premier transistor étant connectée à ladite première borne dudit moyen de transistor.
the variable impedance circuit of claim 1 wherein said biased transistor means comprises: a) a high voltage electronically stacked transistor series circuit comprising: i) an electrical series of at least three four terminal high voltage transistors (24, 26, 28), one of said transistors being a first transistor in the electrical series and another of said transistors being a last transistor in the electrical series, each transistor comprising: aa) a source region, a drain region, a gate region, and a resistor region bb) said regions being arranged in a concentric configuration with said drain region being the innermost region, said resistor region surrounding said drain region, said gate region surrounding said resistor region, and said source region surrounding said gate region, cc) a source in said source region with a source terminal, dd) a drain in said drain region with a drain terminal, ee) a gate in said gate region being electrically connected with said drain and source to receive information from said source and transmit information to said drain, said gate having a gate terminal, ff) a resistor terminal, and gg) a resistor means in said resistor region with an input and an output, the input being electrically connected to said gate terminal and the output being electrically connected to said resistor terminal ii) a series positive node, iii) a series negative node, iv) said source terminal of said first transistor being connected to said series negative node, v) said resistor terminal and drain terminal of said last transistor being connected to said series positive node, and vi) each of said transistors other than said first and said last transistors having: aa) its drain terminal electrically connected to said source terminal of a succeeding transistor in said electrical series, bb) its resistor terminal electrically connected to said gate terminal of a succeeding transistor in said electrical series, cc) its source terminal electrically connected to said drain terminal of a preceeding transistor in said electrical series, and dd) its gate terminal electrically connected to said resistor terminal of a preceeding transistor in said electrical series. b) said series positive node being connected to said second terminal of said transistor means, said series negative node being connected to said third terminal of said transistor means, and said gate terminal of said first transistor being connected to said first terminal of said transistor means.
Última atualização: 2014-12-04
Frequência de uso: 2
Qualidade:
Referência: