Você procurou por: pgj (Inglês - Francês)

pgj
pgj

h27w/2: pgj 13
h27w/2: pgj 13

h11 pgj 19-2 7005-110-1
h11 pgj 19-2 7005-110-1

with pgj, fewer heads perform more efficient work for a more economical price.
avec pgj, un nombre inférieur de têtes réalisent un arrosage plus efficace pour un prix de revient plus économique.

the use according to claim 1, characterized in that the prostaglandin is pgj or a derivative thereof.
utilisation selon la revendication 1, caractérisée en ce que la prostaglandine est de la pgj ou 'l'un de ses dérivés.

additionally, from the time a complaint is recorded, the pgj of the state also offers support to the victim.
lorsque la plainte est enregistrée, le pgj de l'État offre également de l'aide à la victime.

the pgj is a chip off the ol’ block, in essence a pgp “junior."
le pgj est bien le fils de son père, de fait, c’est un pgp “junior.”

the panel is not persuaded that the mp, the pgj and/or the pfp would not have assisted the claimant had he sought their help.
il n'est pas convaincu que le ministère public, le pgj et/ou la pfp n'auraient pas aidé le demandeur d'asile s'il avait sollicité leur aide.

each pattern generator (pg1-pgj) concurrently generates four vectors at the start of each test cycle.
chaque générateur (pg1-pgj) de motifs génère de manière concomitante quatre vecteurs au départ de chaque cycle de test.

an integrated circuit (ic) tester (10) organizes an ic test into a succession of test cycles, each test cycle being subdivided into four segments. the tester (10) includes a separate tester channel (ch1-chj) for carrying out a test activity at each ic pin during each segment of the test cycle. the tester (10) also includes a separate pattern generator (pg1-pgj) for each channel (ch1-chj). each pattern generator (pg1-pgj) concurrently generates four vectors at the start of each test cycle. each pattern generator (pg1-pgj) includes a low speed vector memory (20) storing large blocks of vectors at each address and a cache memory system (28) for caching blocks of vectors read out of the vector memory at a low frequency and then reading vectors in sets of 16 at the higher test cycle frequency. a vector alignment circuit (30) selects from among the cache memory (28) output vectors to provide the four vectors to the channel for the test cycle.
l'invention porte sur un testeur (10) de circuit intégré qui organise un test de circuit intégré sous forme d'une succession de cycles, chaque cycle étant sous-divisé en quatre segments. le testeur (10) comprend un canal séparé (ch1-chj) permettant d'effectuer une activité de test au niveau de chaque broche du circuit intégré durant chaque segment du cycle de test. le testeur (10) comprend également un générateur séparé (pg1-pgj) de motifs pour chaque canal (ch1-chj). chaque générateur (pg1-pgj) de motifs génère de manière concomitante quatre vecteurs au départ de chaque cycle de test. chaque générateur (pg1-pgj) de motifs comprend une mémoire (20) vectorielle à vitesse lente stockant de gros blocs de vecteurs à chaque adresse et un système d'antémémoire (28) afin de mettre en antémémoire des blocs de vecteurs extraits de la mémoire à une basse fréquence et d'enregistrer ces vecteurs par groupe de 16 à la fréquence du cycle de test la plus élevée. un circuit d'alignement (30) des vecteurs sélectionne les vecteurs sortis de l'antémémoire (28) pour envoyer les quatre vecteurs au canal en vue d'effectuer un cycle de test.