Sie suchten nach: vnw (Englisch - Französisch)

(29) v = vnw ;
; ; ; ; . (29)

1966-1970: general secretary vnw
1966■ 1970 : secrétaire général du vnw

1965-1966: deputy general secretary vnw
1965-1966: secrétaire général suppléant du vnw

1950-1957: deputy secretary of netherlands employers association (vnw)
1950· 1957: secrétaire adjoint du verbond van nederlandse werk­gevers (vnw ­ fédération des employeurs néerlan­dais)

a semiconductor integrated circuit device generates an output signal (vpw) having a logical amplitude specified by a first power source (vssl) and a third power source (vss2) which is lower in potential than the first power source (vssl) from a substrate bias control signal by means of a first signal voltage level converting circuit (a1) and a first logic circuit (a2) and impresses the output signal (vpw) upon a p-well in an n-channel mos transistor formed in a function module in the device. the device also generates another output signal (vnw) having a logical amplitude specified by a second power source (vdd1) and a fourth power source (vdd2) which is higher in potential than the second power source (vdd1) from the substrate bias control signal by means of a second signal voltage level converting circuit (b1) and a second logic circuit (b2) and impresses the signal (vnw) upon an n-well in a p-channel mos transistor formed in the functional module in the circuit device. when this semiconductor integrated circuit device is used, the power consumption of the device can be reduced in a standby mode by raising the threshold voltage by impressing a substrate bias, and the operating speed of the device can be increased in an operation mode by lowering the threshold voltage by releasing the device from the substrate bias. the increase of the operating speed at the operating time and the lowering of the power consumption at the standby time are simultaneously realized by securing a new power supply wiring area for controlling pmos and nmos back gate electrodes which are different in potential from power supply wiring and grounding wiring and providing a wiring rule which permits efficient wiring layout, and then, making the layout design of the power supply wiring and signal wiring easier.
cette invention concerne un dispositif de circuit intégré à semi-conducteur, lequel va générer un premier signal de sortie (vpw) qui possède une amplitude logique définie par une première source d'alimentation (vss1) et par une troisième source d'alimentation (vss2) ayant un potentiel plus faible que la première (vss1). le signal est généré à partir d'un signal de commande de polarisation de substrat, et à l'aide d'un premier circuit de transformation du niveau de tension du signal (a1), ainsi que d'un premier circuit logique (a2). le signal de sortie (vpw) est ensuite imprimé sur un puits p d'un transistor mos à canal n formé dans un module fonctionnel du dispositif. ce dispositif va également générer un autre signal de sortie (vnw) qui possède une amplitude logique définie par une deuxième source d'alimentation (vdd1) et par une quatrième source d'alimentation (vdd2) ayant un potentiel plus élevé que la deuxième (vdd1). cet autre signal est généré à partir d'un signal de commande de polarisation de substrat, et à l'aide d'un second circuit de transformation du niveau de tension du signal (b1), ainsi que d'un second circuit logique (a2). le signal de sortie (vnw) est ensuite imprimé sur un puits n d'un transistor mos à canal p formé dans un module fonctionnel du dispositif de circuit. lors de l'utilisation de ce dispositif de circuit intégré à semi-conducteur, la consommation en courant dudit dispositif peut être réduite en mode de veille en relevant la tension seuil par polarisation de substrat. la vitesse de fonctionnement du dispositif peut quant à elle être accélérée en mode de fonctionnement en abaissant la tension seuil et en libérant le dispositif par rapport à la polarisation du substrat. l'accélération de la vitesse de fonctionnement en mode de fonctionnement, ainsi que la réduction de la consommation d'énergie en mode de veille peuvent être obtenues simultanément en fixant une nouvelle zone de câblage d'alimentation afin de commander les électrodes de grille arrières pmos et nmos qui ont un potentiel différent de ceux du câblage d'alimentation et du câblage de mise à la masse. ce système permet également d'obtenir des règles de câblage en vue de la création d'un schéma de câblage efficace, et de faciliter la conception des schémas du câblage d'alimentation et du câblage du signal.