Ask Google

Results for i03 translation from English to German

Human contributions

From professional translators, enterprises, web pages and freely available translation repositories.

Add a translation

English

German

Info

English

The group input stage GPINWR contains a buffer BF for temporary storage of the data item being present, through the respective data line I03 of the third type.

German

Die Gruppeneingangsstufe GPINWR enthält ein Buffer BF zur Zwischenspeicherung des über die jeweilige Datenleitung der dritten Art IO3 anliegenden Datums.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

The group input stage GPINWR contains two AND gates AND in each case having two inputs. One input of one AND gate AND is supplied with the data item being present on the respective data line I03 of the third type.

German

Die Gruppeneingangsstufe GPINWR enthält zwei UND-Schaltungen AND mit jeweils zwei Eingängen, wobei dem einen Eingang der einen UND-Schaltung AND das an der jeweiligen Datenleitung der dritten Art IO3 anliegende Datum zugeführt ist.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

http://i03.erlebnisgeschenke.de/products/image_3/787.jpg

German

http://www.maritim.de/upload/media/media/36/.thumb_1600_1280_KOL_032%5B1280%5D.jpg

Last Update: 2018-02-13
Usage Frequency: 1
Quality:

English

One input of the other AND gate AND is supplied with the data item present on the respective data line I03 of the third type, in inverted form. The other inputs of the AND gates AND receive the write control signal.

German

Dem einen Eingang der anderen UND-Schaltung AND ist das an der jeweiligen Datenleitung der dritten Art IO3 anliegende Datum in invertierter Form zugeführt. Die anderen Eingänge der UND-Schaltungen AND sind mit dem Schreibsteuersignal beaufschlagt.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

A method according to claim 1, characterized in that said read status indications comprise one bit in said input, intermediate and output storage stage (I01-I03).

German

Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die gelesenen Zustandsanzeigen ein Bit in der Eingabe-, Zwischen- und Ausgabespeicherstufe (I01-I03) umfassen.

Last Update: 2014-12-05
Usage Frequency: 1
Quality:

English

A status indication detection apparatus (SIDM) for detecting raw status indications (IN_STATUS), comprising: a1) an input storage stage (ISS; I01-I03) of a first reference clock domain (A) for reading said raw status indications (IN_STATUS) such that the read status indications are available in said input storage stage synchronized to a first reference clock (CLK_A) of said first reference clock domain (A); and a2) an output storage stage (IO6-IO8) of a second reference clock domain (B) into which said read status indications are input (ST4) such that the status indications are available in said output storage stage synchronized to a second reference clock (CLK_B) of said second reference clock domain (B), said second reference clock (CLK_B) of said second reference clock domain (B) having a different phase and/or frequency (f ; f ) to said first reference clock (CLK_A); b) an intermediate storage stage (ISS; INT, SS) of said first reference clock domain (A) is provided between the input storage stage (INS) and the output storage stage (OSS), wherein said status indications in said input storage stage (IO1-IO3) are shifted (ST3, ST5) to an intermediate register (INT) of said intermediate storage stage synchronized to said first reference clock (CLK_A); c1) said output storage stage (OSS) comprises a control pulse generator (CG) for generating a read out signal (STROBE) to be applied to an output register (ORM) of said output storage stage (OSS) for reading (ST4) the current status indication in the intermediate storage stage (IO4-IO5) into said output register (ORM) synchronized to said second reference clock (CLK_B) in response to a read request signal (RDRQ) being input (SO) into said output storage stage (IO6-IO7; OSS); and c2) said intermediate storage stage (ISS) comprises a synchronization stage (SS) for generating a hold signal (LOCK) to be applied (S3) to an intermediate register (INT) of said intermediate storage stage (IO4-IO5) for holding a current status indication in said intermediate register (INT) and for blocking a shifting of a new indication from said input to said intermediate storage stage (IO2-IO3; IO4-IO5).

German

Zustandsanzeigeerkennungsvorrichtung (status indication detection apparatus - SIDM) zum Erkennen von unbearbeiteten Zustandsanzeigen (IN_STATUS), umfassend: a1) eine Eingabespeicherstufe (ISS; I01-I03) einer ersten Bezugstaktdomäne (A) zum Lesen der unbearbeiteten Zustandsanzeigen (IN_STATUS) derart, dass die gelesenen Zustandsanzeigen in der Eingabespeicherstufe auf einen ersten Bezugstakt (CLK_A) der ersten Bezugstaktdomäne (A) synchronisiert verfügbar sind; und a2) eine Ausgabespeicherstufe (I06-I08) einer zweiten Bezugstaktdomäne (B), in die die gelesenen Zustandsanzeigen derart eingegeben (ST4) werden, dass die Zustandsanzeigen in der Ausgabespeicherstufe auf einen zweiten Bezugstakt (CLK_B) der zweiten Bezugstaktdomäne (B) synchronisiert verfügbar sind, wobei der zweite Bezugstakt (CLK_B) der zweiten Bezugstaktdomäne (B) eine unterschiedliche Phase und/oder Frequenz (f , f ) gegenüber dem ersten Bezugstakt (CLK A) aufweist; b) eine Zwischenspeicherstufe (ISS; INT, SS) der ersten Bezugstaktdomäne (A) zwischen der Eingabespeicherstufe (INS) und der Ausgabespeicherstufe (OSS) vorgesehen ist, wobei die Zustandsanzeigen in der Eingabespeicherstufe (I01-I03) in ein Zwischenregister (INT) der Zwischenspeicherstufe synchronisiert auf den ersten Bezugstakt (CLK_A) verschoben (ST3, ST5) werden; c1) die Ausgabespeicherstufe (OSS) einen Steuerimpulsgenerator (CG) umfasst, zum Erzeugen eines Auslesesignals (STROBE), das einem Ausgaberegister (ORM) der Ausgabespeicherstufe (OSS) zugeführt werden soll, zum Einlesen (ST4) der momentanen Zustandsanzeige in der Zwischenspeicherstufe (I04-I05) in das Ausgaberegister (ORM) synchronisiert auf den zweiten Bezugstakt (CLK_B) als Antwort auf ein Leseanforderungssignal (RDRQ), das in die Ausgabespeicherstufe (I06-I07; OSS) eingegeben (SO) wird; und c2) die Zwischenspeicherstufe (IIS) eine Synchronisationsstufe (SS) umfasst, zum Erzeugen eines Haltesignals (LOCK), das einem Zwischenregister (INT) der Zwischenspeicherstufe (I04-I05) zugeführt (S3) werden soll, zum Halten einer momentanen Zustandsanzeige in dem Zwischenregister (INT) und zum Blockieren einer Verschiebung einer neuen Anzeige aus der Eingabe- in die Zwischenspeicherstufe (I02-I03; 104-105).

Last Update: 2014-12-05
Usage Frequency: 1
Quality:

English

An apparatus according to claim 15, characterized in that said read status indications comprise one bit in said input, intermediate and output storage stage (I01-I03).

German

Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass die gelesenen Zustandsanzeigen ein Bit in der Eingabe-, Zwischen- und Ausgabespeicherstufe (I01-I03) umfassen.

Last Update: 2014-12-05
Usage Frequency: 1
Quality:

English

Cylinder (01) according to claim 1, characterised in that a ratio (V) between a wall thickness (h03) and a length (I03) of the outer body (03) of the cylinder is between 1:200 and 1:1200 and in particular is between 1:400 and 1:1000.

German

Zylinder (01) nach Anspruch 1, dadurch gekennzeichnet, dass ein Verhältnis (V) zwischen einer Wandstärke (h03) und einer Länge (l03) des Zylinderaußenkörpers (03) zwischen 1 : 200 und 1 : 1200, insbesondere zwischen 1 : 400 und 1 : 1000 liegt.

Last Update: 2014-12-05
Usage Frequency: 1
Quality:

English

During writing in the test mode, each group write unit GPWR passes both the data present on the data line pair IODB-WR.sub.n, IODB-WR.sub.n of the input/output databus IODB connected to its input, and the data derived from the data of the I/O lines I03 of the third type, which are present at its group input stages GPINWR, to a respective output, and thus overall to a part N of the group databus GPDB.

German

In der Testbetriebsart leitet beim Schreiben jede Gruppen schreibeinheit GPWR sowohl die an dem mit ihr eingangsmäßig verbundenen Datenleitunspaar IODB-WR , des Ein-/Ausgabedatenbusses IODB anliegenden Daten als auch die aus den an ihren Gruppeneingangsstufen GPINWR anliegenden Daten der I/O-Leitungen der dritten Art IO3 abgeleiteten Daten an einen jeweiligen Ausgang, und somit insgesamt auf einen Teil N des Gruppendatenbusses GPDB.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

During writing-in, each group input stage GPINWR derives the same data item and its complementary data item from a data item which is to be written into the memory and is applied to it through the respective I/O data line I03 of the third type, and applies these derived data to two outputs.

German

Jede Gruppeneingangsstufe GPINWR leitet aus einem in den Speicher einzuschreibenden Datum, das über die jeweilige I/O-Datenleitung der dritten Art IO3 an ihr anliegt, beim Einschreiben dasselbe Datum und ein dazu komplementäres Datum ab und legt diese abgeleiteten Daten an zwei Ausgänge.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

In addition, in the second embodiment the additional use of the I/O data input/output lines I03 of the third type also makes it possible to identify each individual defective memory cell MC, since even more I/O data input/output lines are available for fault detection (the total number of I/O data input/output lines IO1, I02, I03=M.U).

German

In der zweiten Ausführungsform ist darüber hinaus durch die zusätzliche Verwendung der I/O-Datenein-/ausgangsleitungen der dritten Art IO3 auch die Identifikation jeder einzelnen defekten Speicherzelle MC möglich, da noch mehr I/O-Datenein-/ausgangsleitungen zur Fehlererkennung zur Verfügung stehen (die Gesamtzahl der I/O-Datenein-/ausgangsleitungen IO1, IO2, IO3 = M.U).

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

In addition, it has (Q-1) outputs which are connected to the I/O lines I03 of the third type.

German

Außerdem weist sie (Q-1) Ausgänge auf, die mit den I/O-Leitungen der dritten Art IO3 verbunden sind.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

In addition, the data present at the remaining (Q-1) data inputs are switched through to the (Q-1) outputs connected to the I/O data lines I03 of the third type in the test mode.

German

Außerdem werden in der Testbetriebsart die an den restlichen (Q-1) Dateneingängen anliegende Daten auf die mit den I/O-Datenleitungen der dritten Art IO3 verbundenen (Q-1) Ausgänge durchgeschaltet.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

It has (Q-1) group input stages GPINWR having one input each which in each case is connected to one of (Q-1) I/O lines I03 of the third type.

German

Sie weist (Q-1) Gruppeneingangsstufen GPINWR auf mit je einem Eingang, der mit jeweils einer von (Q-1) I/O-Leitungen der dritten Art IO3 verbunden ist.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

Possible embodiments and developments according to the invention are shown in FIGS. 14 to 23. FIG. 13 differs from FIG. 2 only in the following points: In addition to the input/output databus IODB, the group input/output units GPIO also have further I/O data lines, namely those of the aforementioned third type I03 which can be connected to the further auxiliary pads PDy which may be present.

German

Mögliche erfindungsgemäße Aus- und Weiterbildungen dazu zeigen die Figuren 14 bis 23. Figur 13 unterscheidet sich von Figur 2 lediglich in folgenden Punkten: Die Gruppenein-/ausgabeeinheiten GPIO weisen zusätzlich zum Ein-/Ausgabedatenbus IODB noch weitere I/O-Datenleitungen, nämlich die der bereits genannten dritten Art IO3 auf, die mit den gegebenenfalls vorhandenen weiteren Hilfsanschlußflächen PDy verbindbar sind.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

This method according to the invention is now carried out as follows: firstly, all of the memory cells MC of the semiconductor memory that are present in chip form (in most cases still on the wafer) are tested in the test mode (described above), i.e. in each case several groups of M memory cells MC are tested in parallel with one another. In each memory cycle in which at least one fault is detected by the automatic testing device on any one of the I/O data input/output lines I01, I02 and possibly I03, or on the (auxiliary) pads PD, PDx and possibly PDy connected thereto, this device "notes" the currently applied address signals ADR and the I/O data input/output line(s) on which the fault occurred or on which the faults occurred, and uses this information to identify the defective memory cell group(s) or memory cell(s) through the above-mentioned correlation plan which is stored, for example, in the automatic testing device.

German

Dieses erfindungsgemäße Verfahren wird dann folgendermaßen durchgeführt: Zuerst werden alle Speicherzellen MC des in Chipform vorliegenden Halbleiterspeichers (meist noch auf dem Wafer) in der (vorstehend beschriebenen) Testbetriebsart getestet, d.h. jeweils mehrere Gruppen M Speicherzellen MC werden parallel zueinander getestet. in jedem Speicherzyklus, in dem an irgendeiner der I/O-Datenein-/ausgangsleitungen IO1, IO2, gegebenenfalls IO3 bzw. an den daran angeschlossenen (Hilfs-)Anschlußflächen PD, PDx, gegebenenfalls PDy durch den Testautomaten wenigstens ein Fehler erkannt wird, "notiert" dieser die gerade angelegten Adreßsignale ADR und diejenige(n) I/O-Datenein-/ausgangsleitung(en), an der der Fehler auftrat bzw. an denen die Fehler auftraten und identifiziert mit diesen Informationen über den obengenannten, beispielsweise im Testautomaten abgespeicherten Zuordnungsplan die defekte Speicherzellengruppe(n) bzw. Speicherzelle(n).

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

Warning: Contains invisible HTML formatting

English

All data read out within one memory cycle can be evaluated in the parallel test device PT. The result of the evaluation is then available separately on I/O data lines I01, I02, and possibly I03, for each group of memory cells MC.

German

Alle innerhalb eines Speicherzyklus ausgelesenen Daten sind in der Paralleltesteinrichtung PT auswertbar; das Ergebnis der Auswertung liegt dann, für jede Gruppe von Speicherzellen MC getrennt, an I/O-Datenleitungen IO1, IO2, gegebenenfalls IO3 an.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

Furthermore, drivers belonging to the I/O data lines I02, I03 can also have smaller dimensions than corresponding drivers for the I/O data lines I01, because the former do not need to drive loads of the same magnitude as the latter (for example long lines on a board on which the semiconductor memory is mounted) .

German

Weiterhin können auch den I/O-Datenleitungen IO2, IO3 zugehörige Treiber kleiner dimensioniert werden als entsprechende Treiber für die I/O-Datenleitungen IO1, weil erstere keine so großen Lasten treiben müssen wie letztere (z.B. lange Leitungen auf einem Board, auf dem der Halbleiterspeicher montiert ist).

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

English

The I/O data lines I02, I03, respectively referred below to as "I/O data lines of the second type" or III/O data lines of the third type", can be connected to auxiliary pads PDx or PDy on the semiconductor chip, as is shown in FIG. 13.

German

"I/O-Datenleitungen dritter Art" können zwar auf dem Halbleiterchip mit Hilfsanschlußflächen PDx bzw. PDy verbunden sein.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

Warning: Contains invisible HTML formatting

English

While the data which are necessary for carrying out the test mode are being written in, these data are present on I/O data lines of a first and second type (IO1, I02) and possibly also on those of a third type I03.

German

Bei einem zur Durchführung des Testbetriebes notwendigen Einschreiben von Daten liegen diese an den I/O-Datenleitungen der 1. und 2. Art (IO1, IO2) an, gegebenenfalls auch an denen der 3. Art IO3.

Last Update: 2014-12-03
Usage Frequency: 1
Quality:

Get a better translation with
4,401,923,520 human contributions

Users are now asking for help:



We use cookies to enhance your experience. By continuing to visit this site you agree to our use of cookies. Learn more. OK