From professional translators, enterprises, web pages and freely available translation repositories.
circuits de tirage et d'abaissement avec entrée primaire pour testabilité des réseaux logiques
tie-up and tie-down circuits with a primary input for testability improvement of logic networks