From professional translators, enterprises, web pages and freely available translation repositories.
hinderniserfassungssystem nach einem der vorhergehenden ansprüche, wobei das differenzausgangssignal einen frequenzbereich von etwa 0 hz bis etwa 15 mhz hat.
système de détection d'obstacles selon l'une quelconque des revendications précédentes, dans lequel ledit signal de sortie différentiel a une plage de fréquences comprise entre environ 0 hz et environ 15 mhz.
Last Update: 2014-12-03
Usage Frequency: 1
Quality:
90°-phasenverschiebungs-mischschaltung, die ein hf-eingangssignal (hf), ein erstes Überlagerungssignal (lo-i) in differentialform und ein zweites Überlagerungssignal (lo-q) mit der gleichen frequenz und 90°-phasenverschiebung wie das erste Überlagerungssignal in differentialform empfängt und ein erstes und ein zweites ausgangs-zwischenfrequenzsignal (zf-i, zf-q), dessen frequenz die differenz zwischen der frequenz des hf-eingangssignals und der frequenz des Überlagerungssignals ist, erzeugt, wobei die mischschaltung aufweist: einen differenzverstärker (2e) mit einem paar transistoren (2e-1, 2e-2), die das hf-eingangssignal an einem gate-anschluß des einen transistors empfangen und differenzausgangssignale an dem drain-anschluß jedes transistors erzeugen, wobei jeder drain-anschluß jeweils über einen verbraucher (zl1, zl1) an einem ersten betriebspotential (u b ) angeschlossen ist und ein source-anschluß des einen der beiden transistoren (2e-1, 2e-2) mit dem source-anschluß des anderen transistor und mit einem zweiten betriebspotential verbunden ist, wobei ein erstes differential-transistorpaar (2a) und ein zweites differential-transistorpaar (2b) das erste Überlagerungssignal an einem gate-anschluß jedes transistors jedes transistorpaares empfangen, ein drain-anschluß des ersten transistors (2a-1, 2b-1) jedes differential-transistorpaares (2a, 2b) mit dem ersten betriebspotential (u b ) über einen ersten verbraucher (zl2) verbunden ist, ein drain-anschluß des zweiten transistors (2a-2, 2b-2) jedes differential-transistorpaares (2a, 2b) mit dem ersten betriebspotential (u b ) über einen zweiten verbraucher (zl2) verbunden ist und der erste und zweite verbraucher ein erstes zf-ausgangssignal (zf-i) in differentialform erzeugt, wobei ein drittes differential-transistorpaar (2c) und ein viertes differential-transistorpaar (2d) das zweite Überlagerungssignal an einem gate-anschluß jedes transistors jedes differential-transistorpaares empfangen, ein drain-anschluß des ersten transistors (2c-1, 2d-1) jedes differential-transistorpaares (2c, 2d) mit der ersten betriebsspannung (u b ) über einen dritten verbraucher (zl) verbunden ist, ein drain-anschluß des zweiten transistors (2c-2, 2d-2) jedes differential-transistorpaares mit dem ersten betriebspotential (u b ) über einen vierten verbraucher (zl2) verbunden ist und der dritte und der vierte verbraucher ein zweites zf-ausgangssignal (zf-q) in differentialform bilden, wobei das zweite zf-ausgangssignal eine phasenverschiebung von 90° gegenüber dem ersten zf-ausgangssignal aufweist, dadurch gekennzeichnet, daß die source-anschlüsse der transistoren (2e-1, 2e-2) des differenzverstärkers (2e) mit dem zweiten betriebspotential über eine dritte scheinwiderstandsschaltung (3c) verbunden sind, daß die source-anschlüsse der transistoren des ersten differential-transistorpaares (2a) und die source-anschlüsse der transistoren des dritten differential-transistorpaares (2c) miteinander, mit einem ausgang eines ersten transistors (2e-1) des differenzveistärkeis (2e) und mit dem zweiten betriebspotential über eine erste scheinwiderstandsschaltung (3a) verbunden sind, daß die source-anschlüsse der transistoren des zweiten differential-transistorpaares (2b) und die souree-anschlüsse der transistoren des vierten differential-transistorpaares (2d) miteinander, mit einem ausgang des zweiten transistors (2e-2) des differenzverstärkers (2e) und mit dem zweiten betriebspotential über eine zweite scheinwiderstandsschaltung (3b) verbunden sind, daß ein erstes vorspannungsmittel zum anlegen einer ersten vorspannung an einen gate-anschluß jedes transistors der differenz-transistorpaare und ein zweites vorspannungsmittel zum anlegen einer zweiten vorspannung an einen gate-anschluß jedes transistors des differenzverstärkers unabhängig von dem ersten vorspannungsmittel vorgesehen sind und daß jede der scheinwiderstandsschaltungen eine hohe impedanz gegenüber der betriebsfrequenz gegenüber des strommischers hat und für gleichstrom kurzgeschlossen ist.
circuit mélangeur en quadrature qui reçoit un signal d'entrée rf (rf), un premier signal local (lo-i) sous forme différentielle et un deuxième signal local (lo-q) ayant la même fréquence et des relations de quadrature avec le premier signal local sous forme différentielle, et fournit un premier et un second signal intermédiaire de sortie (if-i, if-q) dont la fréquence est la différence entre la fréquence du signal d'entrée rf et la fréquence du signal local, comprenant : un amplificateur différentiel (2e) comportant deux transistors (2e-1, 2e-2) recevant le signal rf d'entrée sur la grille d'un transistor et fournissant des sorties différentielles sur le drain de chaque transistor, chaque drain étant couplé à une première source de potentiel (vdd) par une charge respective (zl1, zl1) et la source de chaque transistor (2e-1, 2e-2) étant couplée à l'autre et à une seconde source de potentiel, une première paire différentielle (2a) et une deuxième paire différentielle (2b) recevant le premier signal local sur la grille de chaque transistor de chaque paire de transistors, le drain du premier transistor (2a-1, 2b-1) de chaque paire différentielle (2a, 2b) étant couplé à la première source de potentiel (vdd) par l'intermédiaire d'une première charge (zl2), le drain du second transistor (2a-2, 2b-2) de chaque paire différentielle (2a, 2b) étant couplé à la première source de potentiel (vdd) par l'intermédiaire d'une seconde charge (zl2), les première et seconde charges fournissant un premier signal if de sortie (if-i) sous forme différentielle, une troisième paire différentielle (2c) et une quatrième paire différentielle (2d) recevant le second signal local sur la grille de chaque transistor de chaque paire différentielle, le drain du premier transistor (2c-1, 2d-1) de chaque paire différentielle (2c, 2d) étant couplé à la première source de potentiel (vdd) par l'intermédiaire d'une troisième charge (zl), et le drain du second transistor (2c-2, 2d-2) de chaque paire différentielle étant couplé à la première source de potentiel (vdd) par l'intermédiaire d'une quatrième charge (zl2), ces troisième et quatrième charges fournissant un second signal de sortie if (if-q) sous forme différentielle, le second signal de sortie if étant en quadrature avec le premier signal de sortie if, caracterise en ce que les sources des transistors (2e-1, 2e-2) de l'amplificateur différentiel (2e) sont couplées à la seconde source de potentiel par l'intermédiaire d'un troisième circuit d'impédance (3c), les sources des transistors de la première paire différentielle (2a) et les sources de transistors de la troisième paire différentielle (2c) sont couplées l'une à l'autre, à la sortie d'un premier transistor (2e-1) de l'amplificateur différentiel (2e), et à la seconde source de potentiel par l'intermédiaire d'un premier circuit d'impédance (3a), les sources des transistors de la deuxième paire différentielle (2b) et les sources des transistors de la quatrième paire différentielle (2d) sont couplées l'une à l'autre, à la sortie d'un second transistor (2e-2) de l'amplificateur différentiel (2e), et à la seconde source de potentiel par l'intermédiaire d'un deuxième circuit d'impédance (3b), il est prévu un premier moyen de polarisation pour fournir un premier potentiel de polarisation à la grille de chaque transistor des paires différentielles et un second moyen de polarisation pour fournir un second potentiel de polarisation à la grille de chaque transistor de l'amplificateur différentiel indépendamment des premiers moyens de polarisation, chacun des circuits d'impédance a une haute impédance pour la fréquence de fonctionnement du mélangeur de courant et est court-circuité pour le courant continu.
Last Update: 2014-12-03
Usage Frequency: 1
Quality: