Hai cercato la traduzione di l2 cache da Inglese a Portoghese

l2 cache
cache l2

l2 cache size
tamanho de cache nível 2

256 kb l2 cache
cache l2 de 256 kb

on-die l2 cache
cache l2 no chip

l2 shared cache size
tamanho de cache compartilhado nível 2

1 mb or 2 mb l2 cache
cache l2 de 1 mb ou 2 mb

512kb on-die full-speed l2 cache
cache nível 2 de 512 kb de velocidade total incorporado no chip

512kb on-package half-speed l2 cache
cache nível 2 de 512 kb de velocidade total incorporado no chip

intel® xeon™ processor with 256k l2 cache
processador intel® xeon® com cache l2 de 256k

dempsey has 4 mb of l2 cache (2 mb per core).
dempsey tem 4 mb de cache l2 (2 mb por núcleo).

bulldozer also introduced shared l2 cache in the new architecture.
* amd* amd k7 (athlon)* amd k8 (amd64)* amd k10 (phenom)* intel

the l2 cache essentially acts as an overflow from the l1 cache.
o cache l2 age essencialmente como uma extensão da l1.

that came in two variants: with 1 mb or 2 mb of l2 cache.
isso aconteceu em duas variantes: com 1 mb ou 2 mb de cache l2.

intel xeon processor with 512kb l2 cache at 1.80 ghz to 3 ghz
processador intel xeon com cache 512kb l2 de 1,80 ghz a 3 ghz

pentium iii processors support ecc on the secondary (l2) cache bus.
os processadores pentium iii suportam ecc no barramento de cache secundário (nível 2).

the l2 cache was implemented with custom 512 kb srams developed by intel.
a cache l2 foi implementada com o padrão sram(memoria estática) 512 kb desenvolvido pela intel.

advanced transfer cache= on-die, full-speed l2 cache with ecc
cache de transferência avançada = cache nível 2 no chip de velocidade total com ecc

intel celeron processors at 300 mhz and 266 mhz do not include an l2 cache bus.
os processadores intel celeron de 300 mhz e 266 mhz não incluem um barramento de cache nível 2.

consequently, the post-slot-a k7-architecture was less sensitive to l2 cache size.
consequentemente a arquitetura pós-k7-slot-1 era menos sensível ao tamanho da cache l2.

having two separate buses allows simultaneous access to both the l2 cache bus and the system bus.
dois barramentos separados permitem acesso simultâneo ao barramento de cache l2 e ao barramento do sistema.