Hai cercato la traduzione di vhdl da Inglese a Tedesco

vhdl
vhdllanguage

highlighting for vhdl
hervorhebungen für vhdl

how to open your vhdl file:
so öffnen sie die lase-datei:

all vhdl code is licensed by lgpl or gpl .
der vhdl -code steht unter üblichen open source lizenzen ( lgpl bzw. gpl ).

c, vhdl, verilog, state-machines, ...
c, vhdl, verilog, state-machines, ...

programming languages: python, c, matlab, vhdl
programmiersprachen: python, c, matlab, vhdl

with the board comes the fpga contents (vhdl).
das fpga auf dem board (für e-cpu1100)

the output is directed to a file with the file name extension .vhdl.
die ausgabe erfolgt auf eine datei mit der dateinamensendung .vhdl.

elab applications, source code, vhdl-code, schematics, c, ...
elab applikationen, quellcode, vhdl-code, schaltbilder, c, ...

* some vhdl file extension formats can be opened in binary format only.
* einige lase-dateiendungformate können nur im binärformat geöffnet werden.

an open source atari st(e) ip-core written in vhdl
ein in vhdl modellierter open source ip-core mit atari st(e) funktionalität

finally, you can now discover everything you need to know about your vhdl file... instantly!
letzendlich können sie jetzt alles in erfahrung bringen, was sie über ihre lase-datei wissen müssen … und zwar sofort!

(21) vmf - vhdl-ams model library (free version)
(21) vmf - vhdl-ams-modellbibliothek (free version)

all the subtleties of vhdl-exports can not be explained here, but some points can be noted:
alle feinheiten von vhdl-exportiert können nicht hier erklärt werden, aber etwas punkte können gemerkt werden:

(22) vms - vhdl-ams model library (standard version)
(22) vms - vhdl-ams-modellbibliothek (standard version)

a specification of the design in behavioral vhdl/verilog, including testbenches and suitable for simulation, is developed.
eine verhaltensmäßige beschreibung (behav. vhdl/verilog) der schaltungen und die entwicklung von sog. testbenches zur computergestützten simulation, verifikation und konkretisierung der schaltung sowie zur bestimmung der schaltungskenngrößen wird entwickelt.

on this youtube video you can see a papilio fpga board with a sid 6581 vhdl core (no filters) acting as a networked sid device.
auf diesem youtube video können sie einen papilio fpga platine mit einem sid 6581 vhdl-kern (keine filter) sehen.

high-level on-site consulting and r&d developments (vhdl, c/c++, fpga, mixed-signal ic design)
entwicklung / on-site expertise (vhdl, c/c++, fpga, schaltungsentwicklung)