Hai cercato la traduzione di vint da Tedesco a Francese

dynamische direktzugriffsspeichervorrichtung zum selektiven eintreten in standardmodi zum selektiven zugreifen auf datenbits und einen testmodus für einen einbrenn-testvorgang mit: a) einer vielzahl von adressierbaren speicherzellen (11), die in zeilen und spalten angeordnet sind und jeweils die datenbits speichern, wobei jede der vielzahl von adressierbaren speicherzellen durch einen schalttransistor (sw) und einen speicherkondensator (sc), die in reihe geschaltet sind, implementiert ist; b) einer vielzahl von wortleitungen (wl1 bis wlm), die jeweils den zeilen der adressierbaren speicherzellen zugeordnet sind, und die mit den gate-elektroden der schalttransistoren in den zugehörigen zeilen verbunden sind; c) einer vielzahl von bitleitungspaaren (bl1 bis bln), die jeweils den spalten der adressierbaren speicherzellen zugeordnet sind, und die bitleitungen haben, die selektiv mit den drain-knoten der schalttransistoren in den zugehörigen spalten verbunden sind; d) einer zeilenadressdekoder- und wortleitungstreibereinheit (12a), die mit der vielzahl von wortleitungen verbunden ist, und die eine der vielzahl von wortleitungen auf einen verstärkten spannungspegel (vboot) anheben, um eine akkumulation von elektroden der speicherkondensatoren über die schalttransistoren mit den bitleitungen der vielzahl von bitleitungspaaren durchzuführen; e) einer vielzahl von leseverstärkerschaltungen (13a), die jeweils mit der vielzahl von bitleitungspaaren verbunden sind, und die operativ die potentialdiffererzen erhöhen, welche die größe der datenbits anzeigen, so daß die bitleitungen der vielzahl von bitleitungspaaren selektiv auf einen nach unten gestuften netzspannungspegel (vint) und einen niedrigen spannungspegel gehen; f) einer zwischenspannungsgeneratoreinheit (int), die einen zwischenspannungspegel aus der nach unten gestuften netzspannung (vint) erzeugt und den gegenelektroden der speicherkondensatoren zuführt; und g) einem netzversorgungssystem (15), das von außerhalb der dynamischen direktzugriffsspeichervorrichtung mit einem regulären netzspannungspegel (vext) gespeist wird, und das aufweist g-1) ein subsystem (15b/ 15c/ 15d/ 15e), welches auf ein erstes steuersignal (cl1) antwortet, um den lach unten gestuften netzspannungspegel (vint) aus dem regulären netzspannungspegel (vext) zu erzeugen und den nach unten gestuften netzspannungspegel (vint) auf wenigstens die vielzahl von leseverstärkerschaltungen und die zwischenspannungsgeneratoreinheit (int) zu verteilen, wobei die nach unten gestufte netzspannung (vint) konstant ist, während die reguläre netzspannung (vext) im bereich von einem ersten vorbestimmten spannungspegel (vy) bis zu einem zweiten vorbestimmten spannungspegel (vx) liegt, wobei der nach unten gestufte netzspannungspegel (vint) proportional zu und niedriger als der reguläre netzspannungspegel (vext) ist, nachdem der reguläre netzspannungspegel (vext) den zweiten vorbestimmten spannungspegel (vx) überschreitet, und g-2) eine erste spannungsdetektorschaltung (15a), die den nach unten gestuften netzspannungspegel (vint) überwacht, um zu sehen, ob der reguläre netzspannungspegel (vext) den zweiten vorbestimmten spannungspegel (vx) überschreitet oder nicht, um das erste steuersignal (cl1) zu erzeugen, welches anzeigt, daß der reguläre netzspannungspegel (vext) über dem zweiten vorbestimmter spannungspegel (vx) liegt, dadurch gekennzeichnet, daß das netzversorgungssystem (15) weiterhin aufweist g-3) ein weiteres subsystem (15f/ 15g/ 15h/ 15i/ 15j), welches den verstärkten spannungspegel (vboot) erzeugt, um den verstärkten spannungspegel (vboot) auf wenigstens die zeilenadressdekoder- und wortleitungstreibereinheit (12a) zu verteilen, und das auf das erste steuersignal (cl1) antwortet, um den verstärkten spannungspegel (vboot zuerst so zu regulieren, daß er um ein vorbestimmtes vielfaches größer als die nach unten gestufte netzspannung (vint) ist, während die reguläre netzspannung (vext) niedriger als der zweite vorbestimmte spannungspegel (vx) ist, wobei das weitere subsystem (15f/ 15g/ 15h/ 15i/ 15j) weiterhin so arbeitet, daß es den verstärkten spannungspegel (vboot) so reguliert, daß er um ein vorbestimmtes vielfaches größer ist als der nach unten gestufte netzspannungspegel (vint), nachdem der reguläre netzspannungspegel (vext) den zweiten vorbestimmten spannungspegel (vx) überschreitet, wobei das erste vorbestimmte vielfache sich von den zweiten vorbestimmten vielfachen unterscheidet, der reguläre netzspannungspegel (vext) im standardmodus niedriger als der zweite vorbestimmte spannungspegel (vx) ist, und im einorenn-testprozeß höher als der zweite, vorbestimmte spannungspegel (vx) ist.
dispositif de mémoire dynamique à accès aléatoire entrant sélectivement dans des modes standard pour accéder sélectivement à des bits de données et un mode d'essai pour un traitement d'essai de vieillissement, comprenant : a) une pluralité de cellules de mémoire adressable (11) agencées en rangées et colonnes, et mémorisant, respectivement, lesdits bits de données, chacune de ladite pluralité de cellules de mémoire adressable étant constituée d'un transistor de commutation (sw) et d'un condensateur de mémorisation (sc) connectés en série ; b) une pluralité de lignes de mots (wl1 à wlm) associées respectivement avec les rangées de cellules de mémoire adressable, et connectées avec des électrodes de grille des transistors de commutation des rangées associées ; c) une pluralité de paires de lignes de bits (bl1 à bln) associées respectivement avec les colonnes de cellules de mémoire adressable, et comportant des lignes de bits connectées sélectivement avec les noeuds de drain desdits transistors de commutation des colonnes associées ; d) un module décodeur d'adresse de rangée et attaqueur de ligne de mots (12a) connecté avec ladite pluralité de lignes de mots, et élevant l'une de ladite pluralité de lignes de mots à un niveau amplifié de tension (vboot) pour amener les électrodes des condensateurs de mémorisation à accumuler les lignes de bits de ladite pluralité de paires de lignes de bits par l'intermédiaire des transistors de commutation ; e) une pluralité de circuits amplificateurs de lecture (13a) connectés respectivement avec ladite pluralité de paires de lignes de bits, et servant à augmenter en amplitude des différences de potentiel indicatives de bits de données de façon que les lignes de bits de ladite pluralité de paires de lignes de bits passent sélectivement à un niveau abaissé de tension d'alimentation (vint) et à un niveau bas de tension ; f) un module de production de tension intermédiaire (int) produisant un niveau intermédiaire de tension à partir de ladite tension d'alimentation abaissée (vint) et délivré à des électrodes de comptage desdits comparateurs de mémorisation ; et g) un système d'alimentation (15) recevant un niveau régulier de tension d'alimentation (vext) de l'extérieur dudit dispositif de mémoire dynamique à accès aléatoire, et comportant g-1) un sous-système (15b / 15c / 15d / 15e) sensible à un premier signal de commande (cl1 pour produire ledit niveau abaissé de tension d'alimentation (vint) à partir dudit niveau régulier de tension d'alimentation (vext) et pour distribuer ledit niveau abaissé de tension d'alimentation (vint) à au moins ladite pluralité de circuits amplificateurs de lecture et audit module de production de tension intermédiaire (int), ladite tension d'alimentation abaissée (vint) étant constante tandis que ladite tension d'alimentation régulière (vext) va d'un premier niveau prédéterminé de tension (vy) à un second niveau prédéterminé de tension (vx), ledit niveau abaissé de tension d'alimentation (vint) étant proportionnel et inférieur audit niveau régulier de tension d'alimentation (vext) dès que ledit niveau régulier de tension d'alimentation (vext) dépasse ledit second niveau prédéterminé de tension (vx), et g-2) un premier circuit de détecticn de tension (15a) surveillant ledit niveau abaissé de tension d'alimentation (vint) pour voir si ledit niveau régulier de tension d'alimentation (vext) dépasse, ou non, ledit second niveau prédéterminé de tension (vx) pour produire ledit premier signal de commande (cl1) indicatif du fait que ledit niveau régulier de tension d'alimentation (vext) dépasse ledit second niveau prédéterminé de tension (vx), caractérisé en ce que ledit système d'alimentation (15) comporte en outre g-3) un autre sous-système (15f / 15g / 15h / 15i / 15j) produisant ledit niveau amplifié de tension (vboot) pour distribuer ledit niveau amplifié de tension (vboot) à au moins ledit nodule décodeur d'adresse de rangée et attaqueur de ligne de mots (12a), et sensible audit premier signal de commande (cl1) dans le but de réguler ledit niveau amplifié de tension (vboot) pour qu'il soit un premier nombre prédéterminé de fois plus haut que ladite tension d'alimentation abaissée (vint), tandis que la tension d'alimentation régulière (vext) est plus basse que ledit second niveau prédéterminé de tension (vx), ledit autre sous-système (15f / 15g / 15h / 15i / 15j) servant en outre à réguler ledit niveau amplifié de tension (vboot) pour qu'il soit un second nombre prédéterminé de fois plus haut que ledit niveau abaissé de tension d'alimentation (vint) des que ledit niveau régulier de tension d'alimertation (vext) dépasse ledit second niveau prédéterminé de tension (vx), ledit premier nombre prédéterminé de fois étant différent dudit second nombre prédéterminé de fois, ledit niveau régulier de tension d'alimentation (vext) étant plus bas que ledit second niveau prédéterminé de tension (vx) dans lesdits modes standard et plus haut que ledit second niveau prédéterminé de tension (vx) lors dudit traitement d'essai de vieillissement.