검색어: deffectueux (프랑스어 - 영어)

vérifiez bien que le signal n'est pas bloqué par des arbres ou des édifices. il est peu probable que votre lnbf soit deffectueux.
if you have not found f1 after 30mn of searching, double check your cable connections, make sure that the dish is not obstructed by trees or buildings.

l'invention concerne un système informatique insensible aux défaillances utilisant la votation redondante au niveau de l'horloge du matériel pour détecter et corriger des perturbations isolées (seu) ainsi que d'autres anomalies aléatoires. dans un mode de réalisation préféré, l'ordinateur (30) comprend au moins quatre processeurs centraux (cpu) fonctionnant en 'synchronisme' stricte et dont les sorties (33, 37) dans la mémoire système (46) et le bus système (46) et le bus système (12) sont votés par une matrice (50) de portes pouvant être mise en oeuvre dans un circuit intégré personnalié (34). un contrôleur (18) de mémoire personnalisée est en interface avec la mémoire système (46) et le bus système (12). les données et l'adresse (35, 37) à chaque écriture et lecture en mémoire (46) à l'intérieur de l'ordinateur (30) sont votées à chaque cycle d'horloge des processeurs centraux. un circuit (38) d'état et de gestion des votes 'lis' l'état du vote et gère l'état des processeurs au moyen d'un matériel et d'un logiciel. les signaux (35) votés à la majorité sont utilisés par les processeurs centraux d'accord (32) afin de poursuivre les opérations de traitement sans interruption. la logique du système choisie la meilleure chance de récupération après une anomalie détectée par resynchronisation de tous les processeurs centraux (32), coupure de l'alimentation d'un processeur central deffectueux ou commutation sur un ordinateur de secours (30), par remise à l'état initial et par réinitialisation des processeurs centraux remplacés (32).
a fault tolerant computer system is disclosed which uses redundant voting at the hardware clock level to detect and to correct single event upsets (seu) and other random failures. in one preferred embodiment, the computer (30) includes four or more commercial processing units (cpus) (32) operating in strict 'lock-step' and whose outputs (33, 37) to system memory (46) and system bus (12) are voted by a gate array (50) which may be implemented in a custom integrated circuit (34). a custom memory controller (18) interfaces to the system memory (46) and system bus (12). the data and address (35, 37) at each write to an read from memory (46) within the computer (30) are voted at each cpu clock cycle. a vote status and control circuit (38) 'reads' the status of the vote and controls the state of the cpus using hardware and software. the majority voted signals (35) are used by the agreeing cpus (32) to continue processing operations without interruption. the system logic selects the best chance of recovering from a detected fault by re-synchronizing all cpus (32), powering down a faulty cpu or switching to a spare computer (30), resetting and re-booting the substituted cpus (32).