Je was op zoek naar: botier (Frans - Duits)

dispositif de type ferme avec une structure irradiant la chaleur, botier utilise pour le dispositif et feuille en composite
geschlossene vorrichtung mit wÄrmestrahlungsstruktur, fÜr die vorrichtung verwendetes gehÄuse und verbundflÄchengebilde

botier (10) pour puces à circuits intégrés comprenant (1.1) au moins une couche de base (12), une couche de tension (16), une couche de signal (24) et une couche supérieure (28), chacune desdites couches étant réalisée en une matière diélectrique ; (1.2) une ouverture (46) pour puce à semiconducteurs à travers au moins ladite couche supérieure (28) et ladite couche de signal (24) ; (1.3) un plan électriquement conducteur (18) de tension sur ladite couche (16) de tension, ledit plan électriquement conducteur (18) de tension s'étendant sous ladite ouverture (46) pour puce à semiconducteurs dans ladite couche (24) de signal afin de définir sensiblement une fermeture du fond de ladite ouverture (46) pour puce à semiconducteurs ; (1.4) un plan électriquement conducteur (26) de signal sur ladite couche (24) de signal, ledit plan électriquement conducteur (26) de signal se terminant dans des plots de connexion de puce à semiconducteurs adjacents à ladite ouverture (46) pour puce à semiconducteurs dans ladite couche (24) de signal et se terminant dans des plots (29) de connexion adjacents aux bords extérieurs de ladite couche (24) de signal ; (1.5) ladite ouverture (46) pour puce à semiconducteurs dans ladite couche supérieure (28) étant plus grande que ladite ouverture (46) pour puce à semiconducteurs dans ladite couche (24) de signal afin de mettre à découvert sur un rebord intérieur (44) lesdits plots de connexion de puce à semiconducteurs ; caractérisé par (1.6) un plan électriquement conducteur (14) de masse sur ladite couche (12) de base, ledit plan électriquement conducteur (14) de masse s'étendant au moins au-dessous de ladite ouverture (46) pour puce à semiconducteurs dans ladite couche (24) de signal et au-dessous de ladite couche (16) de tension, et caractérisé en ce que (1.7) ledit plan (18) de tension présente des ouvertures et des plots (48, 50) de masse positionnés à l'intérieur desdites ouvertures, lesdits plots (48, 50) de masse étant connectés à travers ladite couche (16) de tension audit plan (14) de masse, lesdits plots (48, 50) de masse sur ledit plan (18) de tension étant positionnés à proximité immédiate des bords de ladite ouverture (46) pour puce à semiconducteurs dans ladite couche (24) de signal.
gehäuse (10) für integrierte schaltungschips, mit (1.1) wenigstens einer unteren lage (12), einer spannungslage (16), einer signallage (24) und einer oberen lage (28), wobei jede dieser lagen aus einem dielektrischen material gefertigt ist; (1.2) einer wenigstens durch die obere lage (28) und die signallage (24) gehenden Öffnung (46) für einen halbleiterchip; (1.3) einer elektrisch leitenden spannungsschicht (18) auf der spannungslage (16), wobei sich die elektrisch leitende spannungsschicht (18) unter der Öffnung (46) für einen halbleiterchip in der signallage (24) erstreckt, um den boden der Öffnung (46) für einen halbleiterchip im wesentlichen zu verschließen; (1.4) einer elektrisch leitenden signalschicht (26) auf der signallage (24), wobei die elektrisch leitende signalschicht (26) in anschlußstellen für einen halbleiterchip endet, die der Öffnung (46) für einen halbleiterchip in der signallage (24) benachbart sind, und in anschlußstellen (29) endet, die den äußeren kanten der signallage (24) benachbart sind; (1.5) wobei die Öffnung (46) für einen halbleiterchip in der oberen lage (28) größer ist als die Öffnung (46) für einen halbleiterchip in der signallage (24), um so auf einem inneren rand (44) die anschlußstellen für einen halbleiterchip freizugeben; gekennzeichnet durch (1.6) eine elektrisch leitende masseschicht (14) auf der unteren lage (12), wobei sich die elektrisch leitende masseschicht (14) wenigstens unter der Öffnung (46) für einen halbleiterchip in der signallage (24) und unter der spannungslage (16) erstreckt, und dadurch gekennzeichnet, daß (1.7) die spannungsschicht (18) Öffnungen sowie in den Öffnungen angeordnete masseanschlüsse (48, 50) aufweist, wobei die masseanschlüsse (48, 50) durch die spannungslage (16) hindurch mit der masseschicht (14) verbunden sind, und wobei die masseanschlüsse (48, 50) auf der spannungsschicht (18) zu den kanten der Öffnung (46) für einen halbleiterchip in der signallage (24) benachbart angeordnet sind.