Van professionele vertalers, bedrijven, webpagina's en gratis beschikbare vertaalbronnen.
le prédiviseur ppsc divise alors dans un mode non programmé où toutes les cellules ont un rapport de division par 2.
the prescaler ppsc thus divides in a non-programmed mode where all cells have a division factor 2.
un arrangement pour fournir un signal d'un oscillateur à un circuit externe et à un prédiviseur
an arrangement for supplying an oscillator signal to an external circuit and a prescaler
synthétiseur de fréquence à boucle d'asservissement de phase avec un prédiviseur à module variable.
phase-locked loop frequency synthesiser with a variable modulus prescaler.
dispositif de division de fréquence à prédiviseur suivi d'un compteur programmable, prédiviseur et synthétiseur de fréquence correspondants
frequency dividing device comprising a predivider followed by a programmable counter and corresponding frequency synthesizer
de façon classique, le dispositif de division de fréquence 5 comprend un prédiviseur 7, un compteur programmable 8 et un premier et un second comparateurs 9 et 10.
in conventional manner, the frequency divider 5 comprises a prescaler 7, a programmable counter 8, and first and second comparators 9 and 10.
les deux compteurs 12 et 13 représentés sur la figure 2 reçoivent le signal d'horloge h divisé par q ou q + 1 issu du prédiviseur 11.
the two counters 12 and 13 represented in fig. 2 receive the clock signal h divided by q or q+1 from the pre-divider 11.
lorsque le signal de fin de cycle fdc est au contraire à l'état bas (= 0), le prédiviseur ppsc passe en mode de programmation.
when the end of cycle signal fdc, however, is low (0), the prescaler ppsc changes over to the programming mode.
ainsi, en mode de division 4/5 la sortie q₁ de la première bascule 14 constitue le signal de sortie du prédiviseur et la sortie de la dernière bascule 17 est inhibée dans ce cas.
thus, in division mode 4/5 the output q1 of the first flipflop 14 constitutes the output signal of the pre-divider and the output of the last flipflop 17 is inhibited in this case.
l'invention concerne un prédiviseur cmos destiné à la division de fréquence d'un signal haute fréquence. ce prédiviseur a deux modes de fonctionnement correspondant à deux rapports de division différents et il comprend
this invention relates to a cmos prescaler device for frequency dividing a high frequency signal, said device having two operating modes providing two different divisional ratios and comprising
a titre de comparaison, on rappelle que dans les dispositifs de division de fréquence connus, le prédiviseur n'utilise qu'un seul et unique couple de rangs de division.
by way of comparison, it is recalled that in known frequency dividers, the prescaler uses only one single pair of division ratios.
dans le cadre de la présente invention, on considère que le prédiviseur fonctionne avec un couple de rangs de division, noté k/k+1 et appelé couple de fonctionnement dans la suite de la description.
in the context of the present invention, the prescaler is considered as operating with a pair of division ratios, written k/k+1, and referred to as the operating pair in the description below.