A partir de tradutores profissionais, empresas, páginas da web e repositórios de traduções disponíveis gratuitamente
también el desmultiplexor 25 puede configurarse integralmente con el intercalador de paridad 23 y el intercalador de torsión de columna 24.
also the demultiplexer 25 can be configured integrally with the parity interleaver 23 and the column twist interleaver 24.
un proceso de reemplazo en el caso donde se realiza de conformidad con el método actual por el desmultiplexor 25 se describe con referencia a las figuras
a replacement process in the case where it is carried out in accordance with the current method by the demultiplexer 25 is described with reference to figs.
la emisión de secuencia de transporte ts desde el sintonizador digital 204 (ver la figura 40) se suministra al desmultiplexor 221.
the transport stream ts output from the digital tuner 204(see fig. 40) is supplied to the demultiplexer 221.
el desmultiplexor 170 separa uno o más flujos o datos de objeto multiplexados en los datos de la sección de borrado nula 169 y genera los datos resultantes como flujos de salida.
the demultiplexer 170 separates one or more streams or object data multiplexed in the data from the null deletion section 169 and outputs resulting data as output streams.
además, en el caso donde la longitud de código n es 16.200 bits y el múltiplo b es 1, la memoria 31 del desmultiplexor 25 que se muestra en las figuras
further, in the case where the code length n is 16,200 bits and the multiple b is 1, the memory 31 of the demultiplexer 25 shown in figs.
23, el método de modulación es 16qam y los bits de código del código ldpc después de intercalar la paridad se escriben en una dirección de columna en cuatro columnas que configuran la memoria 31 del desmultiplexor 25.
23, the modulation method is 16qam, and the code bits of the ldpc code after the parity interleave are written in a column direction into four columns which configure the memory 31 of the demultiplexer 25.
el demultiplexor 25 simboliza bits de código de un código ldpc de la manera que se describió previamente, y el múltiplo b representa el número de símbolos que se habrá de obtener mediante una operación de simbolización por parte del desmultiplexor 25.
the demultiplexer 25 symbolizes code bits of an ldpc code as described hereinabove, and the multiple b represents the number of symbols to be obtained by one symbolization operation by the demultiplexer 25.
el desmultiplexor 25 realiza un proceso de reemplazo para reemplazar los bits de código del código ldpc después de la intercalación de torsión de columna por parte del intercalador de torsión de columna 24 para obtener bits de símbolo de un símbolo, es decir, bits representativos de un símbolo.
the demultiplexer 25 carries out a replacement process of replacing the code bits of the ldpc code after the column twist interleave by the column twist interleaver 24 to obtain symbol bits of a symbol, that is, bits representative of a symbol.
la memoria 1002 tiene una capacidad de almacenamiento para almacenar mb bits en una dirección de fila o en dirección horizontal y almacenar n/mb bits en una dirección de columna o en dirección vertical de forma similar a la memoria 31 que configura el desmultiplexor 25 en el lado del aparato de transmisión 11.
the memory 1002 has a storage capacity for storing mb bits in a row direction or horizontal direction and storing n/mb bits in a column direction or vertical direction similarly to the memory 31 which configures the demultiplexer 25 on the transmission apparatus 11 side.
sin embargo, cabe señalar que la memoria 1002 realiza la escritura de bits de código de un código ldpc emitido desde la sección de reemplazo inverso 1001 en una dirección en la que se lleva a cabo la lectura de bits de código desde la memoria 31 del desmultiplexor 25 de los aparatos de transmisión 11 y realiza la lectura de bits de código escritos en la memoria 1002 en una dirección en que se realiza la escritura de bits de código en la memoria 31.
it is to be noted, however, that the memory 1002 carries out writing of code bits of an ldpc code outputted from the reverse replacement section 1001 in a direction in which reading out of code bits from the memory 31 of the demultiplexer 25 of the transmission apparatus 11 is carried out, and carries out reading out of code bits written in the memory 1002 in a direction in which writing of code bits into the memory 31 is carried out.
en el desmultiplexor 25, cuando bits de código de un código ldpc están escritos en una dirección de columna de la memoria 31 y termina la escritura de 16.200 bits de código que configuran una palabra clave, los bits de código escritos en la memoria 31 se leen en una unidad de 8 × 1 (= mb) bits en una dirección de fila y que se suministran a la sección de reemplazo 32 que se ilustra en las figuras
in the demultiplexer 25, when code bits of an ldpc code are written in a column direction of the memory 31 and writing of 16,200 code bits which configure one codeword ends, the code bits written in the memory 31 are read out in a unit of 8 × 1 (= mb) bits in a row direction and supplied to the replacement section 32 shown in figs.
