A partir de tradutores profissionais, empresas, páginas da web e repositórios de traduções disponíveis gratuitamente
dynamic buffer disabling for both processor system bus and memory intelligently reduces signaling on these interfaces resulting in lower chipset power consumption.
프로세서 시스템 버스 및 메모리에 모두 동적 기능을 억제함으로써 이러한 인터페이스에 대한 신호 전송량을 줄이고 결과적으로 칩셋 전원 사용량을 줄일 수 있습니다.
a smart voltage regulation technology that dynamically reduces core voltage with increases in current, thereby maintaining high performance while lowering power consumption.
전류 증가와 함께 코어 전압을 동적으로 줄여 전력 소비량을 줄이면서 높은 성능을 유지하는 스마트한 전압 조절 기술입니다.