Att försöka lära sig översätta från mänskliga översättningsexempel.
Från professionella översättare, företag, webbsidor och fritt tillgängliga översättningsdatabaser.
in 2005, systemverilog was adopted as ieee standard 1800-2005.
В 2005 systemverilog был принят как стандарт ieee 1800—2005.
Senast uppdaterad: 2016-03-03
Användningsfrekvens: 1
Kvalitet:
==history==systemverilog started with the donation of the superlog language to accellera in 2002.
systemverilog был создан на базе языков superlog (accellera, 2002).
Senast uppdaterad: 2016-03-03
Användningsfrekvens: 1
Kvalitet:
===systemverilog===systemverilog is a superset of verilog-2005, with many new features and capabilities to aid design verification and design modeling.
=== systemverilog ===systemverilog является надмножеством verilog-2005, с многими новыми возможностями для верификации и моделирования разработок.
Senast uppdaterad: 2016-03-03
Användningsfrekvens: 1
Kvalitet:
products include logic synthesis, behavioral synthesis, place and route, static timing analysis, formal verification, hdl (systemc, systemverilog/verilog, vhdl) simulators as well as transistor-level circuit simulation.
Имеются продукты для логического синтеза, поведенческого синтеза, трассировки элементов, статического временного анализа, формальной верификации, симуляции hdl (systemc, systemverilog/verilog, vhdl), моделирования схем.
Senast uppdaterad: 2016-03-03
Användningsfrekvens: 1
Kvalitet: