Results for vdiv translation from German to French

vdiv= " hallo welt "
vdiv= " bonjour tout le monde "

vdiv=99 rem vdiv ist implizit ein variant
vdiv=99 rem vdiv est un variant implicite

phasenverriegelungsschleife mit: einem oszillator (osc) für die erzeugung eines ausgangssignals (vlo) mit einer oszillationsfrequenz (flo), deren wert von demjenigen eines regelsignals (vtun) abhängt, einem frequenzteiler (div) für den erhalt des ausgangssignals des oszillators und die ausgabe eins ausgangssignals (vdiv) mit einer frequenz (fdiv) r-mal unter der der osziliationsfrequenz, wobei r ein teilungsverhältnis ist, das in der form r=n+k/q ausgedrückt werden kann, und n, k und q ganzzahlige parameter sind, und einem phasen/frequenz-detektor (pd) fiir den vergleich der frequenz des ausgangssignals des teilers mit einer so genannten vergleichsfrequenz (fcomp) eines vergleichssignals (vcomp) und für die ausgabe des regelsignals an den oszillator, dessen wert repräsentativ für das ergebnis des vergleichs an der phasenverriegelungsschleife ist, korrekturmittel (pmod, cnt), für die erkennung einer parasitären phasenmodulation bestimmt und auf das ausgangssignal des oszillators angewandt, und für die anwendung auf das vergleichssignal einer mit der besagten parasitären phasenmodulation similären phasenmodulation, dadurch gekennzeichnet, dass die phasenverriegelungsschleife enthält: speichermittel (cp1, cs1) zum abspeichem des am ende von q zyklen der phasenverriegelungsschleife vom regelsignal genommenen wertes (vt1), und phasenverschiebungsmittel (rl, rk, rq, mult, fol) zur anwendung auf das vergleichssignal in jedem i-ten (für i=1 bis q) zyklus der phasenverriegelungsschleife, eine phasenverschiebung, deren wert-aus dem produkt des von den speichermitteln gespeicherten werts mit einem dem betrachteten zyklus eigenen koeffizienten l(i) bestimmt wird.
boucle à verrouillage de phase, incluant : un oscillateur (osc) destiné à produire un signal de sortie (vlo) ayant une fréquence d'oscillation (flo) dont la valeur dépend de celle d'un signal de réglage (vtun), un diviseur de fréquence (div) destiné à recevoir le signal de sortie de l'oscillateur et à délivrer un signal de sortie (vdiv) ayant un fréquence (fdiv) r fois inférieure à la fréquence d'oscillation, r étant un rapport de division pouvant être exprimé sous la forme r=n+k/q, où n, k et q sont des paramètres entiers, et un détecteur de phase/fréquence (pd) destiné à comparer la fréquence du signal de sortie du diviseur avec une fréquence (fcomp), dite de comparaison, d'un signal de comparaison (vcomp), et à délivrer à l'oscillateur le signal de réglage dont la valeur est représentative du résultat de la comparaison, , boucle à verrouillage de phase, des moyens de correction (pmod, cnt) destinés à détecter une modulation de phase parasite appliquée au signal de sortie de l'oscillateur, et à appliquer au signal de comparaison une modulation de phase similaire à ladite modulation de phase parasite, caractérisé en ce que le boucle à verrouillage de phase comprend : des moyens de stockage (cp1, cs1) pour mémoriser la valeur (vt1) prise par le signal de réglage à l'issue de q cycles de la boucle à verrouillage de phase, et des moyens de déphasage (rl, rk, rq, mult, fol) pour appliquer au signal de comparaison, à chaque ième (pour i=1 à q) cycle de la boucle à verrouillage de phase, un déphasage dont la valeur est déterminée par le produit entre la valeur mémorisée par les moyens de stockage et un coefficient l(i) propre au cycle considéré.